申请/专利权人:爱思开海力士有限公司
申请日:2022-08-16
公开(公告)日:2023-03-17
公开(公告)号:CN115810376A
主分类号:G11C7/10
分类号:G11C7/10
优先权:["20210915 KR 10-2021-0123073"]
专利状态码:失效-发明专利申请公布后的撤回
法律状态:2023.06.30#发明专利申请公布后的撤回;2023.04.04#实质审查的生效;2023.03.17#公开
摘要:公开了包括时钟路径的半导体装置及半导体系统。该半导体装置包括内部时钟生成电路、停止控制电路和数据时钟生成电路。内部时钟生成电路基于参考时钟信号来生成多个内部时钟信号。停止控制电路基于参考时钟信号和多个内部时钟信号来生成停止信号和时钟电平信号。数据时钟生成电路基于多个内部时钟信号、停止信号和时钟电平信号来生成数据时钟信号和互补数据时钟信号。
主权项:1.一种半导体装置,包括:内部时钟生成电路,基于参考时钟信号来生成具有不同相位的多个内部时钟信号;停止控制电路,基于所述多个内部时钟信号来生成停止信号,以及基于所述参考时钟信号和所述停止信号来生成时钟电平信号;以及数据时钟生成电路,基于所述多个内部时钟信号、所述停止信号和所述时钟电平信号来生成数据时钟信号和互补数据时钟信号。
全文数据:
权利要求:
百度查询: 爱思开海力士有限公司 包括时钟路径的半导体装置及半导体系统
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。