申请/专利权人:深圳开阳电子股份有限公司
申请日:2021-11-19
公开(公告)日:2023-05-23
公开(公告)号:CN116155205A
主分类号:H03B19/14
分类号:H03B19/14;H03K5/156
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.03.15#实质审查的生效;2023.05.23#公开
摘要:本发明提供一种倍频电路,用于DDR23时钟系统,该电路包括:第一延时时钟单元模块、第一倍频时钟输出模块、第一自动占空比控制模块;所述第一延时时钟单元模块用于配置输入时钟延时时间产生使所述第一延时时钟单元模块的输出时钟与输入时钟固定的延时间隔;所述第一倍频时钟输出模块用于输出所述第一延时时钟单元模块输入时钟的二倍频;所述第一自动占空比控制模块通过监测所述第一倍频时钟输出模块输出时钟占空比的变化调整所述第一延时时钟单元模块的延时间隔,使所述第一倍频时钟输出模块输出占空比保持不变。该倍频电路结构精简,系统复杂程度低,成本低廉,适应范围广。
主权项:1.一种倍频电路,其特征在于,包括:第一延时时钟单元模块、第一倍频时钟输出模块、第一自动占空比控制模块;所述第一延时时钟单元模块用于配置输入时钟延时时间产生使所述第一延时时钟单元模块的输出时钟与输入时钟固定的延时间隔;所述第一倍频时钟输出模块用于输出所述第一延时时钟单元模块输入时钟的二倍频;所述第一自动占空比控制模块通过监测所述第一倍频时钟输出模块输出时钟占空比的变化调整所述第一延时时钟单元模块的延时间隔,使所述第一倍频时钟输出模块输出占空比保持不变。
全文数据:
权利要求:
百度查询: 深圳开阳电子股份有限公司 一种倍频电路
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。