申请/专利权人：杭州领开半导体技术有限公司

申请日：2023-04-19

公开（公告）日：2023-05-23

公开（公告）号：CN116156890A

主分类号：H10B41/35

分类号：H10B41/35;H10B43/35

优先权：

专利状态码：有效-授权

法律状态：2023.07.18#授权;2023.06.09#实质审查的生效;2023.05.23#公开

摘要：本发明提供一种Nor闪存阵列的制作方法。该Nor闪存阵列的制作方法中，提供的基底中形成有阱区，在阱区的基底顶部形成第一掺杂区，之后在第一掺杂区的基底上方形成阵列排布的多个第一栅极结构；其中，Nor闪存阵列的一个存储管包括一个第一栅极结构，第一掺杂区中与一个第一栅极结构位置对应的区域为一个存储管的沟道区，相邻两个存储管的沟道区之间未存在PN结，Nor闪存阵列的一个存储单元包括沿第一方向排布的多个存储管，同一存储单元中，相邻两个存储管通过相邻两个存储管的第一栅极结构之间的第一掺杂区串联，如此有利于增加存储管的沟道长度，同时使得存储管之间的排列更加紧密，提高Nor闪存阵列的性能和经济性。

主权项：1.一种Nor闪存阵列的制作方法，其特征在于，包括：提供基底，所述基底中形成有阱区，所述阱区从所述基底的顶面向所述基底的底面延伸；在所述阱区的基底顶部形成第一掺杂区；以及在所述第一掺杂区的基底上方形成阵列排布的多个第一栅极结构；其中，所述Nor闪存阵列的一个存储管包括一个所述第一栅极结构，所述第一掺杂区中与一个所述第一栅极结构位置对应的区域为一个所述存储管的沟道区，相邻两个所述存储管的沟道区之间未存在PN结；所述Nor闪存阵列的一个存储单元包括沿第一方向排布的多个存储管，同一所述存储单元中，相邻两个存储管通过所述相邻两个存储管的第一栅极结构之间的第一掺杂区串联。

全文数据：

权利要求：

百度查询： 杭州领开半导体技术有限公司 Nor闪存阵列的制作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD