申请/专利权人：河北光兴半导体技术有限公司;东旭科技集团有限公司

申请日：2023-04-19

公开（公告）日：2023-05-23

公开（公告）号：CN116154058A

主分类号：H01L33/00

分类号：H01L33/00;H01L25/075

优先权：

专利状态码：有效-授权

法律状态：2023.08.15#授权;2023.06.09#实质审查的生效;2023.05.23#公开

摘要：本发明实施例提供一种组合芯片的制备方法及组合芯片，属于LED芯片领域。制备方法包括：对待组合外延片中的第一外延片进行处理以使第一外延片的第一外延衬底上预留出第一空位来键合第二外延片；在第二外延片键合后，对第二外延片进行处理以使第二外延片的第二外延衬底上预留出第二空位来键合第三外延片，直至待组合外延片全部键合后，对最后一外延片的外延顶层进行处理以露出第一外延片的第一外延顶层、第二外延片的第二外延顶层和第三外延片的第三外延顶层；这样，将待组合的芯片键合在一个外延衬底上并将其作为一个整体进行芯片级制作，不论是尺寸多小的芯片，将其键合为一个整体后尺寸会比独立的一颗大，更易于后期的封装捡取固晶。

主权项：1.一种组合芯片的制备方法，其特征在于，包括：对待组合外延片中的第一外延片进行处理，以使所述第一外延片的第一外延衬底上预留出第一空位来键合第二外延片；在所述第二外延片键合后，对所述第二外延片进行处理，以使所述第二外延片的第二外延衬底上预留出第二空位来键合第三外延片，直至所述待组合外延片全部键合完成后，对最后一外延片的外延顶层进行处理，以露出所述第一外延片的第一外延顶层、所述第二外延片的第二外延顶层以及所述第三外延片的第三外延顶层；其中，所述第一外延片、所述第二外延片以及所述第三外延片包括依次层叠的外延衬底、N层、MQW层以及P层。

全文数据：

权利要求：

百度查询： 河北光兴半导体技术有限公司;东旭科技集团有限公司 组合芯片的制备方法及组合芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD