申请/专利权人：昕原半导体(上海)有限公司

申请日：2022-03-16

公开（公告）日：2023-05-23

公开（公告）号：CN116156900A

主分类号：H10B63/00

分类号：H10B63/00;H10B63/10;H10N70/20;G11C13/00

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.06.09#实质审查的生效;2023.05.23#公开

摘要：本发明提供一种存储单元、存储阵列及加工方法，其中的存储单元包括相互间隔设置的第一二极管和第二二极管；其中，第一二极管包括n阱以及与n阱连接的第一N型掺杂区和第一P型掺杂区，第二二极管包括p阱以及与p阱连接的第二N型掺杂区和第二P型掺杂区；第一N型掺杂区与字线连接，第二P型掺杂区与RESET线连接；第一P型掺杂区以及第二N型掺杂区分别通过电阻存储器与位线连接。利用上述发明能够实现较小尺寸且具有较大驱动电流的存储阵列。

主权项：1.一种存储单元，其特征在于，包括相互间隔设置的第一二极管和第二二极管；其中，所述第一二极管包括n阱以及与所述n阱连接的第一N型掺杂区和第一P型掺杂区，所述第二二极管包括p阱以及与所述p阱连接的第二N型掺杂区和第二P型掺杂区；所述第一N型掺杂区与字线连接，所述第二P型掺杂区与RESET线连接；所述第一P型掺杂区以及所述第二N型掺杂区分别通过电阻存储器与位线连接。

全文数据：

权利要求：

百度查询： 昕原半导体(上海)有限公司 存储单元、存储阵列及加工方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD