申请/专利权人：昕原半导体(上海)有限公司

申请日：2022-03-10

公开（公告）日：2023-05-23

公开（公告）号：CN116156899A

主分类号：H10B63/00

分类号：H10B63/00;H10N70/20;G11C13/00

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.06.09#实质审查的生效;2023.05.23#公开

摘要：本发明提供一种基于驱动电流和窗口改进的2D1R工艺方法及阵列，将p+有源区所在的第二个二极管通过CT与复位线相连接；并通过CT将第一个二极管的p型端与第二个二极管的n型端连接至metal层，将metal层与RRAM器件相连以形成RRAM阵列；其中，两个二极管和一个RRAM器件连结组成RRAM阵列中的存储单元；而后按照预设的操作表使RRAM阵列做读取、写入、擦除操作，如此，由于n阱与p阱存在反偏效应，两者的反偏击穿电压一般在10V以上，远远满足RRAM5V的应用场景，同时将每个二极管的阱端引出，降低阱作为字线和RESET线的电阻，从而降低IRDROP及增大驱动电流，并且采用与现有技术不同的2D1R操作方法，主动设定未选中位线，字线与RESET线的电压，提高器件的抑制性能。

主权项：1.一种基于驱动电流和窗口改进的2D1R工艺方法，其特征在于，包括：通过离子注入形成n阱与p阱，并基于所述n阱与p阱通过刻蚀工艺形成深沟区和浅沟区，对所述浅沟区进行研磨填充以将所述n阱与p阱隔离形成n阱区域与p阱区域；在所述n阱区域与所述p阱区域中分别进行离子注入以形成n+有源区和p+有源区；将所述n+有源区所在的第一个二极管通过CT与字线相连接；将所述p+有源区所在的第二个二极管通过CT与复位线相连接；并通过CT将所述第一个二极管的p型端与所述第二个二极管的n型端连接至metal层，将metal层与所述RRAM器件相连以形成RRAM阵列；其中，两个二极管和一个RRAM器件连结组成所述RRAM阵列中的存储单元；按照预设的操作表使所述RRAM阵列做读取、写入、擦除操作。

全文数据：

权利要求：

百度查询： 昕原半导体(上海)有限公司 基于驱动电流和窗口改进的2D1R工艺方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD