申请/专利权人：天津兆讯电子技术有限公司

申请日：2022-12-12

公开（公告）日：2023-05-23

公开（公告）号：CN116155246A

主分类号：H03K5/133

分类号：H03K5/133;H03K5/135

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.06.09#实质审查的生效;2023.05.23#公开

摘要：本发明公开了一种高精度延迟时钟生成电路及芯片。该延迟时钟生成电路包括时钟延迟链单元、延迟时钟输出单元、原始时钟输出单元和选通控制单元。其中，外部给定时钟信号端口与时钟延迟链单元及原始时钟输出单元的输入端连接；时钟延迟链单元的多个输出端分别与延迟时钟输出单元的多个输入端对应连接，延迟时钟输出单元的输出端与延迟时钟生成电路的第一输出端连接；原始时钟输出单元的输出端与延迟时钟生成电路的第二输出端连接；外部系统控制信号端口与选通控制单元的输入端连接，选通控制单元的输出端与延迟时钟输出单元及原始时钟输出单元的控制端连接。该延迟时钟生成电路实现了一个或多个延迟时钟信号的产生和可调输出。

主权项：1.一种高精度延迟时钟生成电路，其特征在于包括时钟延迟链单元、延迟时钟输出单元、原始时钟输出单元和选通控制单元；其中，所述时钟延迟链单元用于根据外部给定时钟信号，生成多个延迟时间依次递增的延迟时钟信号，输出至所述延迟时钟输出单元；所述选通控制单元用于控制所述延迟时钟输出单元和所述原始时钟输出单元的信号通路，其输出端分别与所述延迟时钟输出单元和所述原始时钟输出单元的控制端连接；所述延迟时钟输出单元用于为所述时钟延迟链单元产生的延迟时钟信号提供输出通路，其输出端与所述延迟时钟生成电路的第一输出端连接；所述原始时钟输出单元用于为所述给定时钟信号提供输出通路，其输出端与所述延迟时钟生成电路的第二输出端连接。

全文数据：

权利要求：

百度查询： 天津兆讯电子技术有限公司 一种高精度延迟时钟生成电路及芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD