申请/专利权人：台湾积体电路制造股份有限公司

申请日：2019-08-23

公开（公告）日：2023-05-23

公开（公告）号：CN116153905A

主分类号：H01L23/522

分类号：H01L23/522;H01L23/528;H10N97/00

优先权：["20181030 US 62/752,628","20190327 US 16/365,904"]

专利状态码：在审-实质审查的生效

法律状态：2023.06.09#实质审查的生效;2023.05.23#公开

摘要：在一些实施例中，本公开涉及集成芯片。集成芯片包括介电结构，设置在衬底上；多个导电互连层，设置在所述介电结构内，其中所述多个导电互连层包括互连导线和互连通孔的交替层；以及金属‑绝缘体‑金属MIM电容器，设置在所述介电结构内并包括通过电容器介电结构与上导电电极分开的下导电电极，其中所述金属‑绝缘体‑金属电容器垂直延伸穿过所述多个导电互连层中的两个或多个，其中，所述金属‑绝缘体‑金属电容器包括从所述上导电电极的下表面向外延伸的多个突起，其中，所述多个突起从所述上导电电极的最外侧壁向回设置非零距离。本申请的实施例还提供了其他集成芯片和形成集成芯片的方法。

主权项：1.一种集成芯片，包括：介电结构，设置在衬底上；多个导电互连层，设置在所述介电结构内，其中所述多个导电互连层包括互连导线和互连通孔的交替层；以及金属-绝缘体-金属MIM电容器，设置在所述介电结构内并包括通过电容器介电结构与上导电电极分开的下导电电极，其中所述金属-绝缘体-金属电容器垂直延伸穿过所述多个导电互连层中的两个或多个，其中，所述金属-绝缘体-金属电容器包括从所述上导电电极的下表面向外延伸的多个突起，其中，所述多个突起从所述上导电电极的最外侧壁向回设置非零距离。

全文数据：

权利要求：

百度查询： 台湾积体电路制造股份有限公司 集成芯片以及形成集成芯片的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD