申请/专利权人：北京信息科技大学

申请日：2021-10-28

公开（公告）日：2023-05-23

公开（公告）号：CN114018264B

主分类号：G01C21/20

分类号：G01C21/20;G01C21/00

优先权：

专利状态码：有效-授权

法律状态：2023.05.23#授权;2022.02.25#实质审查的生效;2022.02.08#公开

摘要：本发明公开了一种导航用芯片，涉及导航制导与控制技术领域。所述芯片包括：传感器接入模块、控制输出模块、先进外围APB总线、高级可扩展接口AXI总线、可变存储控制器FMC总线、先入先出存储器、数据预处理模块、捷联解算模块、组合导航模块、控制解算模块、双口RAM模块、RISC‑V内核模块。本发明的导航用IP核，具有接口丰富、扩展性强、实时性强、资源利用率低、可裁剪能力强的特点，可广泛应用于无人平台、高动态载体、人员状态检测和强冲击机电设备等领域。

主权项：1.一种导航用芯片，其特征在于，包括：传感器接入模块1-1，用于实现传感器数据的输入以及输入数据的控制，受控于RISC-V内核模块1-9，通过总线与先入先出存储器1-15双向连接；控制输出模块1-2，用于实现对外部所加执行机构及输出控制设备进行控制，受控于RISC-V内核模块1-9，通过总线与先入先出存储器1-15双向连接；数据预处理器模块1-10、捷联解算模块1-12、组合导航模块1-13以及控制解算模块1-14，用于读取先入先出存储器1-15存储的数据，进行对应并行计算，并将计算的中间过程以及结果存储于DPRAM模块1-8中；DPRAM模块1-8，用于存储预处理器模块1-10、捷联解算模块1-12、组合导航模块1-13以及控制解算模块1-14处理后的数据，通过总线与所述RISC-V内核模块1-9连接；RISC-V内核模块1-9，用于通过自身总线接口1-11与连接DPRAM模块1-8的总线进行通信，通过与连接DPRAM模块1-8的总线完成与总线交互逻辑器1-5的连接，并通过总线交互逻辑器1-5完成与先入先出存储器1-15连接的总线的连接以及与可变存储控制器总线1-6的连接；总线交互逻辑器1-5，用于完成可变存储控制器总线1-6、与DPRAM模块1-8连接的总线以及与先入先出存储器1-15连接的总线之间的协议的转换；所述可变存储控制器总线1-6用于与外部设备进行连接，外部设备过设备自身接口与可变存储控制器总线1-6连接，完成与所述导航用芯片的互联；先进外围总线1-3，用于将所述传感器接入模块1-1和所述控制输出模块1-2分别连接至所述先入先出存储器1-15；其中，所述导航用芯片还包括自适应电压平衡电源系统，所述自适应电压平衡电源系统包括：时钟输出单元，被配置为向脉冲发生单元输出时钟信号，所述脉冲发生单元，被配置为根据输入的时钟信号向延迟单元一及延迟单元二发送脉冲信号；所述延迟单元一，被配置为对所述脉冲信号产生与芯片中随温度发生变化最快的第一类型电压相关的第一延时；所述延迟单元二，被配置为对所述脉冲信号产生与芯片中随温度发生变化最慢的第二类型电压相关的第二延时；编码单元，被配置为对延时后得到的第一类型电压、第二类型电压的实际输出值进行编码，并将编码后的第一类型实际输出值和第二类型实际输出值输入至输出拟合单元；所述输出拟合单元根据所述第一类型实际输出值及所述第二类型实际输出值的权重进行拟合，得到能够反映芯片关键路径变化的当前拟合输出值；调整单元被配置为将芯片在一定温度下以正常工作时的最小工作电压所得到的拟合输出值与所述当前拟合输出值进行比较，以此来调整芯片的工作电压。

全文数据：

权利要求：

百度查询： 北京信息科技大学 导航用芯片

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD