申请/专利权人：京东方科技集团股份有限公司

申请日：2019-09-25

公开（公告）日：2023-05-23

公开（公告）号：CN113196368B

主分类号：G09G3/20

分类号：G09G3/20;G11C19/28

优先权：

专利状态码：有效-授权

法律状态：2023.05.23#授权;2021.08.17#实质审查的生效;2021.07.30#公开

摘要：一种移位寄存器单元、驱动方法、栅极驱动电路和显示装置，移位寄存器单元包括第一栅极驱动输出电路11和第二栅极驱动输出电路12；第一栅极驱动输出电路11用于通过第一栅极驱动信号输出端GP输出第一栅极驱动信号；第二栅极驱动输出电路12用于根据所述第一栅极驱动信号、第一时钟信号CKo和第二时钟信号CBo生成与所述第一栅极驱动信号同时输出的第二栅极驱动信号；通过增加第二栅极驱动输出电路12，利用第一栅极驱动信号、第一时钟信号CKo和第二时钟信号CBo，产生反相的第二栅极驱动信号，从而可以通过一级移位寄存器单元产生正反相开关控制信号。

主权项：1.一种移位寄存器单元，其特征在于，包括第一栅极驱动输出电路和第二栅极驱动输出电路；所述第一栅极驱动输出电路用于通过第一栅极驱动信号输出端输出第一栅极驱动信号；所述第二栅极驱动输出电路用于根据所述第一栅极驱动信号、第一时钟信号和第二时钟信号生成与所述第一栅极驱动信号同时输出的第二栅极驱动信号；所述第一栅极驱动输出电路用于在第三时钟信号和第四时钟信号的控制下，控制输出第一栅极驱动信号；所述第一栅极驱动输出电路包括上拉节点控制电路、下拉输入节点控制电路、第二下拉节点控制电路和输出电路；所述上拉节点控制电路用于在第三时钟信号和下拉输入节点的电位的控制下，控制上拉节点的电位，并用于维持所述上拉节点的电位；所述下拉输入节点控制电路用于在第三时钟信号的控制下，控制输入端与所述下拉输入节点之间的通断，并在所述上拉节点的电位和第四时钟信号的控制下，控制所述下拉输入节点与第四电压端之间的通断；所述第二下拉节点控制电路用于在第五电压信号的控制下，控制所述下拉输入节点与第二下拉节点之间的通断，并用于维持所述第二下拉节点的电位；所述输出电路用于在所述上拉节点的电位和所述第二下拉节点的电位的控制下，根据第四时钟信号，控制通过所述第一栅极驱动信号输出端输出所述第一栅极驱动信号；所述第一时钟信号与所述第三时钟信号不同，所述第二时钟信号与所述第四时钟信号不同；所述第二栅极驱动输出电路包括第一下拉节点控制电路、下拉电路和输出控制电路，其中，所述输出控制电路用于在所述第一栅极驱动信号的控制下，控制第二栅极驱动信号输出端与第一电压端之间的通断；所述第一下拉节点控制电路用于在所述第一栅极驱动信号、所述第一时钟信号和所述第二时钟信号的控制下，控制第一下拉节点的电位；所述下拉电路用于在所述第一下拉节点的电位的控制下，控制第二栅极驱动信号输出端与第二电压端之间的通断；所述第一下拉节点控制电路分别与第一时钟信号端、第一下拉节点和第三电压端电连接，用于在所述第一时钟信号的控制下，控制所述第一下拉节点与所述第三电压端之间的通断；所述第二电压端用于输入第二电压，所述第三电压端用于输入第三电压；所述第一下拉节点控制电路包括的晶体管和所述下拉电路包括的下拉晶体管都为p型晶体管，所述第三电压小于所述第二电压；或者，所述第一下拉节点控制电路包括的晶体管和所述下拉电路包括的下拉晶体管都为n型晶体管，所述第三电压大于所述第二电压；所述第一时钟信号的下降沿与所述第四时钟信号的上升沿同时，所述第一时钟信号的上升沿不晚于所述第三时钟信号的上升沿；所述第二时钟信号的下降沿与所述第三时钟信号的上升沿同时，所述第二时钟信号的上升沿不晚于所述第四时钟信号的上升沿。

全文数据：

权利要求：

百度查询： 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD