申请/专利权人：台湾积体电路制造股份有限公司

申请日：2017-12-01

公开（公告）日：2023-05-23

公开（公告）号：CN109427833B

主分类号：H01L27/146

分类号：H01L27/146

优先权：["20170823 US 15/683,900"]

专利状态码：有效-授权

法律状态：2023.05.23#授权;2020.09.15#实质审查的生效;2019.03.05#公开

摘要：提供光感测元件及其形成方法，光感测元件包括半导体基板及位于半导体基板中的光感测区域。光感测元件亦包括位于半导体基板之上的光反射零件。光感测区域介于光反射零件及半导体基板的光接收表面之间。光反射零件包括多对介电层的堆叠，每一对介电层具有第一介电层及第二介电层，且第一介电层具有与第二介电层不同的折射率。

主权项：1.一种光感测元件，包括：一半导体基板；一光感测区域，位于该半导体基板中；一光反射零件，位于该半导体基板之上，其中该光感测区域位于该光反射零件和该半导体基板的一光接收表面之间，该光反射零件包括多对介电层的一堆叠，该多对介电层的每一个具有一第一介电层及一第二介电层，且该第一介电层的一折射率与该第二介电层的一折射率不同；一栅极堆叠，位于该光反射零件和该光接收表面之间，其中该光反射零件的一部分直接在该栅极堆叠之上并与该栅极堆叠直接接触；以及一导电接点，被该光反射零件的该部分围绕且与该光反射零件的该部分直接接触。

全文数据：光感测元件技术领域本发明实施例有关于一种半导体装置，且特别有关于一种光感测元件。背景技术半导体集成电路integratedcircuit，IC经历了快速成长。集成电路材料及设计的技术进步产生了集成电路世代，每一世代具有比上一世代更小且更复杂的电路。在集成电路演进的进程中，功能密度亦即每一芯片面积中的内连元件数目普遍增加了，此时几何尺寸亦即使用制造制程所能创造的最小组件或线已缩小。这样尺寸微缩化的制程普遍提供了好处，可增加生产效率并降低相关成本。随着几何尺寸微缩化所带来的好处，直接改善了集成电路元件。其中一个这样的集成电路元件为光感测元件。需要形成具有改善效能及可靠度的光感测元件。发明内容本发明实施例提供一种光感测元件，包括半导体基板及位于半导体基板中的光感测区域。光感测元件亦包括位于半导体基板之上的光反射零件。光感测区域介于光反射零件及半导体基板的光接收表面之间。光反射零件包括多对介电层的堆叠，每一对介电层具有第一介电层及第二介电层，且第一介电层具有与第二介电层不同的折射率。附图说明以下将配合所附附图详述本发明实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可能任意地放大或缩小元件的尺寸，以清楚地表现出本发明实施例的特征。图1是根据一些实施例绘示出光感测元件的上视图。图2是根据一些实施例绘示出光感测元件的像素区域的上视图。图3A-3I是根据一些实施例绘示出形成光感测元件不同制程阶段的剖面图。图4A-4E为形成光感测元件不同制程阶段的剖面图。图5是根据一些实施例绘示出光反射零件的剖面图。【符号说明】10～光感测元件100～半导体基板100a～前表面100b～背表面101～像素区域102～介电层104～隔离区域106～光感测区域107～附着层108～隔离结构109～载体基板110～传输晶体管112～重置晶体管114～源极随耦晶体管116～选择晶体管118A、118B、120～掺杂区域131～导电特征302A、302B、302C、302D、302E、302F、302G、302H～介电层303A、303B、303C～界面304～光反射零件304S～表面306～内连线结构308～反射栅310～介电层312A、312B～过滤零件314～透镜零件362～抗反射层364～缓冲层402～栅极堆叠404～栅极介电层406～栅极电极408～间隔物零件410A、410B～导电接点411A、411B～顶表面412～导电线C1、C2、C3、Cx～栏R1、R2、R3、RY～列I-I～线段具体实施方式以下公开许多不同的实施方法或是例子来实行本发明实施例的不同特征，以下描述具体的元件及其排列的实施例以阐述本发明实施例。当然这些实施例仅用以例示，且不该以此限定本发明实施例的范围。例如，在说明书中提到第一特征形成于第二特征之上，其包括第一特征与第二特征是直接接触的实施例，另外也包括于第一特征与第二特征之间另外有其他特征的实施例，亦即，第一特征与第二特征并非直接接触。此外，在不同实施例中可能使用重复的标号或标示，这些重复仅为了简单清楚地叙述本发明实施例，不代表所讨论的不同实施例及或结构之间有特定的关系。此外，其中可能用到与空间相关用词，例如「在…下方」、「下方」、「较低的」、「上方」、「较高的」及类似的用词，这些空间相关用词是为了便于描述图示中一个些元件或特征与另一个些元件或特征之间的关系，这些空间相关用词包括使用中或操作中的装置的不同方位，以及附图中所描述的方位。当装置被转向不同方位时旋转90度或其他方位，则其中所使用的空间相关形容词也将依转向后的方位来解释。于此描述本发明一些实施例。可于这些实施例所述的阶段之前、之中、及或之后提供额外的操作。在不同实施例中，可替换或删除一些所述的阶段。半导体元件结构可加入额外的特征。在不同实施例中，可替换或删除一些特征。虽然所述的一些实施例中以特定顺序进行操作，这些操作可以其他合逻辑的顺序进行。图1是根据一些实施例绘示出光感测元件10的上视图。光感测元件10可为背照式backsideilluminated，BSI图像感测元件。然而，应理解的是，本发明实施例并不限于背照式图像感测元件。在一些实施例中，光感测元件10为前照式frontsideilluminated，FSI图像感测元件。在一些其他实施例中，光感测元件10用以感测不可见光亦即在可见光谱之外的光。在一些实施例中，光感测元件10包括像素区域101的阵列。像素区域101可排列为栏例如C1至CX与列例如R1至RY。用语「像素区域」指包括如光检测器及各种电路特征的单位单元。单位单元可包括各种半导体元件以将电磁辐射转换成电子信号。像素区域101中的光检测器或光感测区域可包括光二极管、互补式金属氧化物半导体complimentarymetal-oxide-semiconductor，CMOS图像传感器、电荷耦合元件chargedcouplingdevice，CCD传感器、有源传感器、无源传感器、一或多种其他适合的传感器、或上述的组合。像素区域101可设计为具有单一传感器类型。或者，像素区域101可设计为具有不同传感器类型。一组像素区域101可为互补式金属氧化物半导体图像传感器，而另一组像素区域101可为其他类型的传感器，例如无源传感器。在一些实施例中，每一像素区域101包括光检测器，例如光栅型photogate-type光检测器，以纪录光辐射强度或亮度。每一像素区域101亦包括不同半导体元件，例如不同晶体管。可在光感测元件10的周围peripheral区域或其他合适的区域形成额外的电路、输入、及或输出，并与像素区域101耦合。举例而言，周围区域的电路提供像素区域101的操作环境，并支援与像素区域101通讯。图2是根据一些实施例绘示出光感测元件10的一像素区域101的上视图。如图2所绘示，像素区域101包括光感测区域106。在一些实施例中，光感测区域106用以捡测光辐射的强度或亮度。像素区域101可包括不同的晶体管。举例而言，晶体管包括传输晶体管transfertransistor110、重置晶体管resettransistor112、源极随耦晶体管source-followertransistor114、选择晶体管selecttransistor116、一或多种其他合适的晶体管、或上述的组合。像素区域101亦可于半导体基板中包括各种掺杂区域，例如掺杂区域118A、118B、及120。掺杂区域118A、118B、及120作为上述晶体管的源极漏极区域。在一些实施例中，掺杂区域120亦被称为浮动扩散区域。掺杂区域120位于传输晶体管110及重置晶体管112之间，且为传输晶体管110及重置晶体管112的源极漏极区域之一。在一些实施例中，导电特征131与源极随耦晶体管114栅极堆叠的一部份重叠，且连接至掺杂区域120。光感测元件10亦可包括于半导体基板中形成不同的隔离结构108以隔离半导体基板不同的区域。隔离结构108防止不同区域之间的漏电流。在一些实施例中，隔离结构108包括介电隔离结构。可使用浅沟槽隔离shallowtrenchisolation，STI技术、深沟槽隔离技术deeptrenchisolation，DTI、一或多种其他合适的技术、或上述的组合形成介电隔离结构。在一些实施例中，隔离结构108可包括以注入技术或扩散技术形成的掺杂隔离结构。在一些实施例中，在像素区域101中形成隔离结构108以隔离光感测区域106、传输晶体管110、重置晶体管112、源极随耦晶体管114、及选择晶体管116。在一些实施例中，光感测元件10更包括位于半导体基板背表面上的滤色器colorfilter及透镜。滤色器及透镜可与光感测区域106对齐。透镜用于导引或聚焦入射光。滤色器设计使过滤通过的光为特定波段。举例而言，滤色器可过滤通过可见光的红色波段、绿色波段、蓝色波段、或近红外波段至光感测区域106。根据一些实施例，在光感测元件10的操作中，光感测元件10设计以接收朝光感测元件10半导体基板的背表面前进的辐射。位于半导体基板的背表面上的透镜导引入射辐射至半导体基板中相应的光感测区域106。入射辐射可产生电子-空穴对。当暴露于入射辐射时，光感测区域106累积电子以响应入射辐射。空穴可能被导体基板的背表面上的掺杂层捕捉，以避免电子与空穴重组recombination。当传输晶体管110打开时，电子从光感测区域106转移至掺杂区域120。透过导电特征131连接，源极随耦晶体管114可将掺杂区域120的电子转换为电压信号。选择晶体管116可允许读出电子read-outelectronics读取像素阵列的单行或单栏。重置晶体管112可作为重置掺杂区域120的开关。当重置晶体管112打开时，掺杂区域120连接至电源以清除所有累积的电子。值得注意的是，本发明实施例并不限于图1或2所绘示的光感测元件10。在一些其他实施例中，光感测元件10包括不同的配置。图3A-3I是根据一些实施例绘示出形成光感测元件制程不同阶段的剖面图。参见图3A，接收了或提供了半导体基板100。半导体基板100具前表面100a及背表面100b。前表面100a与背表面100b相对设置。在一些实施例中，定义半导体基板100以表示包括一或多种半导体材料的构造。在一些实施例中，半导体基板100包括半导体晶片例如硅晶片，或半导体晶片的一部分。在一些实施例中，半导体基板100包括单晶体、多晶体、或非晶质结构的元素半导体材料。元素半导体材料可包括硅、锗、或其他合适的材料。在一些其他实施例中，半导体基板100包括化合物半导体例如碳化硅siliconcarbide、砷化镓galliumarsenide、磷化镓galliumphosphide、磷化铟indiumphosphide、砷化铟indiumarsenide，合金半导体例如SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP、一或多种其他合适的材料、或上述的组合。在一些实施例中，半导体基板100包括多层半导体、绝缘体覆半导体semiconductoroninsulator，SOI例如绝缘体覆硅或绝缘体覆锗、或上述的组合。在一些实施例中，半导体基板100为芯片，例如包括光感测元件的芯片。根据一些实施例，如图3A所示，半导体基板100包括一或多个隔离结构108。隔离结构108可定义及或隔离各种形成于半导体基板100之中的元件零件。隔离结构108包括浅沟槽隔离shallowtrenchisolation，STI特征、深沟槽隔离deeptrenchisolation，DTI特征、氧局部硅化localoxidationofsilicon特征、其他合适的隔离结构、或上述的组合。在一些实施例中，隔离结构108以氧化硅siliconoxide、氮化硅siliconnitride、氮氧化硅siliconoxynitride、氟掺杂硅酸盐玻璃fluoride-dopedsilicateglass，FSG、低介电常数材料、一或多种其他合适的材料、或上述的组合形成。在一些实施例中，隔离结构108的形成包括以光微影制程图案化半导体基板100，于半导体基板100中蚀刻凹部recess例如沟槽，且以一或多种介电材料填充凹部。在一些实施例中，填充的凹部具有多层结构，例如以氮化硅或氧化硅填充的热氧化衬层。形成于半导体基板100中的各种元件零件例如包括晶体管如金属氧化物半导体场效晶体管metaloxidesemiconductorfieldeffecttransistors，MOSFET、互补式金属氧化物半导体complementarymetaloxidesemiconductor，CMOS晶体管、双极结晶体管bipolarjunctiontransistors，BJT、高压晶体管、高频晶体管、p通道及或n通道场效晶体管PFETsNFETs等、二极管、其他合适的零件、或上述的组合。在一些实施例中，类似于图2所绘示的实施例，各种元件零件包括传输晶体管110、重置晶体管112、源极随耦晶体管114、选择晶体管116、一或多种其他合适的元件零件、或上述的组合。进行不同制程以形成不同元件零件，其包括例如沉积、光微影、蚀刻、注入、退火、平坦化、及或其他合适的制程。根据一些实施例，如图3A所绘示，在半导体基板100中形成多个光感测区域106。在一些实施例中，每一光感测区域106包括多个掺杂区域，例如n型掺杂区域及p型掺杂区域。如图3A所示，隔离结构108分隔邻近的光感测区域106。在一些实施例中，每一光感测区域106以离子注入制程、扩散制程、一或多道其他合适的制程、或上述的组合形成。根据一些实施例，如图3A所绘示，隔离区域104形成于半导体基板100之中。隔离区域104可用于电性分离邻近的光感测区域106。在一些实施例中，隔离区域104为掺杂区域例如但不限于p型掺杂区域。隔离区域104可指掺杂隔离区域。在一些实施例中，隔离区域104以离子注入制程、扩散制程、一或多道其他合适的制程、或上述的组合形成。在一些实施例中，隔离区域104于隔离结构108之前形成。在一些其他的实施例中，隔离区域104于隔离结构108之后形成。在一些实施例中，每一隔离结构108被隔离区域104包围。根据一些实施例，如上所述，形成了各种晶体管。根据一些实施例，图4A-4E绘示出形成光感测元件制程中间阶段的剖面图。根据一些实施例，图4A-4E绘示出中间阶段沿图2中线段I-I的剖面图。根据一些实施例，如图4A所绘示，栅极堆叠402形成于半导体基板100的前表面100a上。在一些实施例中，栅极堆叠402为传输晶体管110的一部分，其形成于前表面100a附近。在一些实施例中，栅极堆叠402包括栅极介电层404及栅极电极406。栅极介电层404由包括氧化硅、高介电常数介电材料、一或多种其他合适的材料、或上述的组合形成。栅极电极406可为多晶硅电极或金属栅极电极。间隔物零件408可形成于栅极堆叠402的侧壁上。如图2及4A所示，传输晶体管110亦包括掺杂区域120或浮动扩散区域。本发明实施例可进行许多变化及或修改。在一些实施例中，栅极堆叠402为不同于传输晶体管的另一种晶体管。根据一些实施例，如图3B及4B所示，沉积介电层102于半导体基板100的前表面100a上。介电层102可由氧化硅siliconoxide、氮氧化硅siliconoxynitride、四乙氧基硅烷tetraethylorthosilicate，TEOS氧化物、磷硅酸盐玻璃phosphosilicateglass，PSG、硼磷硅酸盐玻璃borophosphosilicateglass，BPSG、氟化硅玻璃fluorinatedsilicaglass，FSG、碳掺杂氧化硅carbondopedsiliconoxide、非晶质氟化碳amorphousfluorinatedcarbon、低介电常数介电材料、一或多种合适的材料、或上述的组合形成，或包括上述材料。低介电常数介电材料可具有小于约3.9或小于约2.8的介电常数k值。在一些实施例中，沉积介电材料层于前表面100a上以覆盖栅极堆叠402。介电材料层可使用化学气相沉积chemicalvapordeposition，CVD制程、原子层沉积atomiclayerdeposition，ALD制程、旋转涂布spin-on制程、喷涂spraycoating制程、物理气相沉积physicalvapordeposition，PVD制程、一或多道其他合适的制程、或上述的组合形成。在一些实施例中，施加平坦化制程于介电材料层上。于是形成具有大抵平坦顶表面的介电层102。平坦化制程可包括化学机械研磨chemicalmechanicalpolishing，CMP制程、研磨grinding制程、干研磨drypolishing制程、蚀刻制程、一或多道其他合适的制程、或上述的组合。在一些实施例中，进行平坦化制程直至露出栅极堆叠402的顶表面。在一些实施例中，栅极堆叠402为虚置栅极堆叠。可使用栅极置换制程以形成金属栅极堆叠。可移除栅极介电层404及或栅极电极406以于间隔物零件408之间留下凹部。之后，于凹部中形成栅极介电层、一或多层功函数层、及或金属填充层以形成金属栅极堆叠。在一些实施例中，金属栅极堆叠的顶表面大抵与介电层102的顶表面共平面。在一些其他实施例中，金属栅极堆叠填充凹部的较低部分。可于金属栅极堆叠上形成掩模零件以填充凹部。在一些实施例中，掩模零件的顶表面大抵与介电层102的顶表面共平面。根据一些实施例，如图3C及4C所绘示，光反射零件304形成于介电层102之上。在一些实施例中，光反射零件304大抵覆盖半导体基板100的前表面100a。在一些实施例中，设计光反射零件304以能够反射在特定波段中的光。在一些实施例中，光反射零件304能够反射红光。在一些实施例中，光反射零件304能够反射不可见光。在一些实施例中，光反射零件304能够反射红外线infrared，IR光或近红外光。在一些实施例中，光反射零件304为分布式布拉格反射器distributedBraggreflector，DBR。分布式布拉格反射器结构为具有不同折射率refractiveindex的多层交替材料所形成的结构，或透过某些特征例如厚度周期性的变化，以致有效折射率周期性的变化。每一层的边界造成部分反射。许多反射结合而建设性干涉，并且这些层可作为高品质的反射器。在一些实施例中，光反射零件304包括多对介电层的堆叠。在一些实施例中，光反射零件304包括第一对介电层，其包括介电层302A及302B。光反射零件304亦包括第二对介电层，其包括302C及302D。在一些实施例中，介电层为具有不同折射率的多层交替材料。在一些实施例中，介电层302A具有与介电层302B不同的折射率。在一些实施例中，介电层302A具有比介电层302B大的折射率。在一些实施例中，介电层302A具有比介电层102大的折射率。在一些实施例中，介电层302A具有与介电层302B不同的厚度。在一些实施例中，具有较大折射率的介电层302A比具有较小折射率的介电层302B薄。然而，本发明实施例并不限于此。在一些其他实施例中，介电层302A与介电层302B大抵等厚度。在一些实施例中，第二对介电层与第一对介电层相似或相同。在一些实施例中，介电层302C具有与介电层302D不同的折射率。在一些实施例中，介电层302C具有比302D大的折射率。在一些实施例中，介电层302C具有与介电层302D不同的厚度。在一些实施例中，具有较大折射率的介电层302C比具有较小折射率的介电层302D薄。在一些实施例中，根据所要感测的光的波段调整厚度。在一些实施例中，每一介电层具有大抵等于波长与折射率之比的四分之一的厚度。然而，本发明实施例并不以此为限。在一些其他实施例中，介电层302C大抵与介电层302D等厚度。在一些实施例中，介电层302C具有与介电层302A大抵相等的折射率。在一些实施例中，介电层302A及302C以相同材料形成。在一些实施例中，介电层302D具有与介电层302B大抵相等的折射率。在一些实施例中，介电层302B及302D以与介电层302A或302C不同的材料形成。在一些实施例中，介电层302A及302C以含碳材料形成，或包括含碳材料。含碳材料可包括碳化硅siliconcarbide、碳氮化硅siliconcarbonnitride、一或多种其他合适的材料、或上述的组合。在一些实施例中，介电层302B及302D由氧化物材料形成，或包括氧化物材料。氧化物材料可包括氧化硅siliconoxide、氮氧化硅siliconoxynitride、一或多种其他合适的材料、或上述的组合。在一些实施例中，介电层302A与介电层302B直接接触。在一些实施例中，介电层302C与介电层302D直接接触。在一些实施例中，介电层302A及302B的界面303A大抵平行于前表面100a及或背表面100b。在一些实施例中，背表面100b用以作为光接收表面。入射光可从背表面100b进入半导体基板100然后由光感测区域106感测。在一些实施例中，介电层302B及302C之间的界面303B及介电层302C及302D之间的界面303C大抵平行于界面303A。因此，界面303B或303C亦可大抵平行于半导体基板100的背表面或光接收表面100b。在一些实施例中，以依序沉积介电层302A-302D形成光反射零件304。在一些实施例中，每一介电层302A-302D以化学气相沉积chemicalvapordeposition，CVD制程、原子层沉积atomiclayerdeposition，ALD制程、旋转涂布spin-on制程、喷涂spraycoating制程、物理气相沉积physicalvapordeposition，PVD制程、一或多道其他合适的制程、或上述的组合沉积。在一些实施例中，介电层302A-302D于同一制程腔室中依序沉积。在形成光反射零件304时，反应气体可能不同。于是，形成具有不同材料及或不同厚度的各种膜层。在一些其他实施例中，介电层302A-302D在不同制程腔室中依序沉积。举例而言，在形成介电层302A之后，半导体基板100转移至另一制程腔室以接续形成介电层302B。根据一些实施例，如图4D所绘示，接着形成导电接点以电性连接晶体管110。在一些实施例中，移除部分光反射零件304及介电层102。可使用一或多道光微影制程及沉积制程以形成接点开口，其露出栅极电极406及或掺杂区域120。在一些实施例中，于接点开口中形成导电接点410A及410B。在一些实施例中，导电接点410A完全穿透介电层302A-302D并电性连接栅极堆叠402的栅极电极406。在一些实施例中，导电接点410B完全穿透介电层302A-302D并电性连接晶体管110的掺杂区域120或源极漏极特征。在一些实施例中，沉积一或多种导电材料于光反射零件304之上以填充接点开口。之后，进行平坦化制程以移除接点开口外的导电材料，直至露出光反射零件304。接点开口中剩下的导电材料部份形成导电接点例如导电接点410A及410B。在一些实施例中，导电接点410A的顶表面411A或导电接点410B的顶表面411B与光反射零件304的表面304S大致共平面。一或多种导电材料可包括铜copper、钨tungsten、铝aluminum、金gold、铂platinum、钛titanium、钴cobalt、一或多种其他合适的材料、或上述的组合。一或多种导电材料可使用化学气相沉积chemicalvapordeposition，CVD制程、物理气相沉积physicalvapordeposition，PVD制程、电镀electroplating制程、无电镀electrolessplating制程、一或多种适合的制程、或上述的组合沉积。根据一些实施例，如图3D及4E所绘示，形成内连线结构306于光反射零件304及导电接点411A及411B之上。在一些实施例中，内连线结构306包括多层介电层堆叠。内连线结构306亦包括各种导电特征。导电特征包括例如多个水平内连线如导线，及多个垂直内连线如导电导孔插塞及或导电接触插塞。内连线结构306的导电特征形成电性连接至形成于半导体基板100之中或之上的元件零件。元件零件可为形成于半导体基板100之中或之上的掺杂区域。另外，元件零件可为形成于半导体基板100之上或之中的栅极电极。在一些实施例中，如图4E所绘示，其中一个导电特征，例如导电线412，电性连接至导电接点410B。在一些实施例中，透过内连线结构306中的导电特征，不同元件零件内连以形成集成电路元件。集成电路元件包括例如光感测元件、逻辑元件、存储器元件例如静态随机存取存储器staticrandomaccessmemory，SRAM及或动态随机存取存储器dynamicrandomaccessmemory，DRAM、射频radiofrequency，RF元件、输入输出inputoutput，IO元件、系统单芯片system-on-chip，SoC元件、其他合适的元件、或上述的组合。在一些实施例中，内连线结构306的多层介电层由氧化硅siliconoxide、氮化硅siliconnitride、氮氧化硅siliconoxynitride、四乙氧基硅烷tetraethylorthosilicate，TEOS氧化物、磷硅酸盐玻璃phosphosilicateglass，PSG、硼磷硅酸盐玻璃borophosphosilicateglass，BPSG、氟化硅玻璃fluorinatedsilicaglass，FSG、碳掺杂氧化硅carbondopedsiliconoxide、非晶质氟化碳amorphousfluorinatedcarbon、低介电常数介电材料、一或多种合适的材料、或上述的组合形成，或包括上述材料。低介电常数介电材料可具有小于约3.9或小于约2.8的介电常数k值。在一些实施例中，内连线结构306的导电特征由铜copper、铝aluminum、钨tungsten、钴cobalt、钛titanium、镍nickel、金gold、铂platinum、其他合适的材料、或上述的组合形成，或包括上述材料。内连线结构306的形成可涉及多道沉积制程、光微影制程、蚀刻制程、平坦化制程、一或多道其他合适的制程、或上述的组合。根据一些实施例，如图3E所绘示，结合图3D所绘示的结构至载体基板109上。在一些实施例中，附着层107用以将内连线结构与载体基板109结合。在一些实施例中，载体基板109由半导体材料、介电材料、金属材料、一或多种其他合适材料，或上述的组合形成，或包括上述材料。在一些实施例中，未形成附着层107。载体基板109直接结合至内连线结构306上。在一些其他实施例中，载体基板109为包含多个有源元件及或无源元件的半导体晶片。根据一些实施例，如图3F所绘示，薄化半导体基板100。在一些实施例中，载体基板109用以支撑，且施加薄化制程于半导体基板100的背表面100b上以薄化半导体基板100。在一些实施例中，薄化制程包括化学机械研磨chemicalmechanicalpolishing，CMP制程、研磨grinding制程、蚀刻制程、干研磨drypolishing制程、一或多道其他合适的制程、或上述的组合。图3F所绘示的结构可用于背照式图像感测元件或背照式光感测元件。在薄化制程后，背表面100b可用以作为光接收表面。然而，本发明实施例可进行许多变化及或修改。在一些其他实施例中，未薄化半导体基板100。在一些实施例中，载体基板109未与内连线结构306结合。本发明实施例可进行许多变化及或修改。在一些实施例中，在薄化半导体基板100后，部分隔离区域104从背表面100b移除，以形成沟槽。之后，在沟槽中形成隔离特征例如深沟槽隔离特征以改善邻近光感测区域106的电性隔离。根据一些实施例，如图3G所绘示，形成抗反射涂anti-reflectioncoating，ARC层362及缓冲层364于半导体基板100的背表面100b上。抗反射涂层362可用以减少从半导体基板100的背表面100b的光学反射，以确保大部分进入光感测区域106的入射光被感测。抗反射涂层362可由高介电常数材料、介电材料、一或多种其他合适的材料、或上述的组合形成，或包括上述材料。高介电常数材料可包括氧化铪hafniumoxide、氧化钽tantalumoxide、氧化锆zirconiumoxide、氧化铝aluminumoxide、一或多种其他合适的材料，或上述的组合。介电材料可包括例如氮化硅siliconnitride、氮氧化硅siliconoxynitride、一或多种合适的材料、或上述的组合。缓冲层364可用以作为抗反射涂层362与随后形成的覆盖层之间的缓冲。缓冲层364可由介电材料或一或多种合适的其他材料形成。举例而言，缓冲层364由氧化硅siliconoxide、氮化硅siliconnitride、氮氧化硅siliconoxynitride、一或多种其他合适的材料、或上述的组合形成。抗反射涂层362及缓冲层364可一同作为平坦化层以利后续制程。抗反射涂层362及缓冲层364可使用化学气相沉积chemicalvapordeposition，CVD制程、旋转涂布spin-on制程、物理气相沉积physicalvapordeposition，PVD制程、一或多道其他合适的制程、或上述的组合依序沉积于半导体基板100上本发明实施例可进行许多变化及或修改。在一些实施例中，未形成抗反射涂层362。在一些其他实施例中，未形成缓冲层364。在一些其他实施例中，抗反射涂层362及缓冲层364均未形成。根据一些实施例，如图3H所绘示，形成反射栅reflectivegrid308于缓冲层364上。反射栅308可用以反射入射光。反射栅308可定义多个凹部。每一凹部可与对应的光感测区域106对齐。在一些实施例中，反射栅308由金属材料形成，或包括金属材料。在一些实施例中，反射栅308由铝aluminum、银silver、铜copper、钛titanium、金gold、铂platinum、钨tungsten、钴cobalt、钽tantalum、氮化钽tantalumnitride、一或多种其他合适的材料、或上述的组合形成，或包括上述材料。在一些实施例中，沉积一或多种金属材料层于缓冲层364之上，且接着图案化以形成反射栅308。一或多种材料层可由物理气相沉积physicalvapordeposition，PVD制程、电镀electroplating制程、化学气相沉积chemicalvapordeposition，CVD制程、无电镀electrolessplating制程、一或多种适合的制程、或上述的组合沉积。之后，根据一些实施例，如图3H所绘示，沉积介电层310于反射栅308之上以超填overfill反射栅308所定义的凹部。在一些实施例中，介电层310与反射栅308直接接触。然而，在一些其他实施例中，介电层310未与反射栅308直接接触。可形成一或多层其他材料层于反射栅308及介电层310之间。在一些实施例中，介电层310为透明层。在一些实施例中，介电层310由氧化硅siliconoxide、氮化硅siliconnitride、氮氧化硅siliconoxynitride、一或多种其他合适的材料、或上述的组合形成，或包括上述材料。介电层310可使用化学气相沉积chemicalvapordeposition，CVD制程、旋转涂布spin-on制程、物理气相沉积physicalvapordeposition，PVD制程、一或多道其他合适的制程、或上述的组合沉积。根据一些实施例，如图3I所绘示，过滤零件312A及312B形成于介电层310之上。在一些实施例中，如图3I所示，过滤零件312A及312B与相应的光感测区域106对齐。过滤零件312A及312B可为滤色零件。在一些实施例中，相近的过滤零件312A及312B可具不同颜色。过滤零件312A及312B可由染料基聚合物或颜料基聚合物形成，或包括染料基聚合物或颜料基聚合物。在一些实施例中，使用旋转涂布spin-on制程、喷涂spraycoating制程、一或多种其他合适的制程、或上述的组合形成过滤层于介电层310上。过滤层亦可为光敏层或光阻层。因此，可接着进行曝光及显影操作以图案化过滤层。结果，形成过滤零件312A。相似地，可以类似方法接着形成不同颜色的过滤零件312B。在一些实施例中，使用热操作以辅助过滤零件312A及312B的形成。根据一些实施例，如图3I所绘示，透镜零件314个别形成于过滤零件312A及312B之上。每一透镜零件314与相应的光感测区域106对齐。透镜零件314用以导引入射光通过相对应的过滤零件如过滤零件312A或312B至相对应的光感测区域106。反射栅308亦可用以集中过滤的入射光至相对应的光感测区域106。在一些实施例中，光感测区域106对于红光或具有较长波长的不可见光例如近红外光具有相对小的吸收系数。结果，红光相较于其他颜色例如绿或蓝可能具有较低的量子效率quantumefficiency，QE。对于使用近红外线感测的弱光或暗环境的应用而言，由于波长比红光更长，相应的量子效率可能甚至更低。在一些情况下，虽然可增加半导体基板100的厚度以提供更长的吸收深度absorptiondepth以改善红光或近红外光的吸收，制程困难度可能增加。对于其他颜色的量子效率亦可能有负面影响。在一些实施例中，由于光反射零件304之故，特定波长范围的光例如红光或近红外光被反射并再一次被相应的光感测零件106感测。因此，波长较长的光的量子效率显著改善。由于光反射零件304覆盖整个光感测区域106，更多的反射光再一次被相应的光感测区域106感测，改善了光感测元件的效能。本发明实施例可进行许多变化及或修改。根据一些实施例，光反射零件304可进行一些变化及或修改。根据一些实施例，图5绘示出光感测元件的光反射零件的剖面图。在一些实施例中，光反射零件304中具有多于两对的介电层。如图5所绘示，光反射零件304进一步包括一或多对的介电层，包括介电层302E、302F、302G、及302H。在一些实施例中，介电层302E及302G与介电层302A或302C以相同的材料形成。在一些实施例中，介电层302E或302G大抵与介电层302A或302C等厚。在一些实施例中，介电层302F及302H与介电层302B或302D以相同的材料形成。在一些实施例中，介电层302F及302H大抵与介电层302B或302D等厚。本发明实施例可进行许多变化及或修改。在一些实施例中，光反射零件304中的每一介电层具有大抵相同的厚度。本发明实施例形成具有光反射零件的光感测元件。光反射零件包括多对介电层堆叠。每一对介电层具有第一介电层及第二介电层，且第一介电层与第二介电层具有不同的折射率。根据于光反射零件的介电层的材料或厚度而定，光反射零件能反射具有较长波长的光，例如红光、近红外光、或不可见光。半导体基板中的光感测区域位于半导体基板的光反射零件及光接收表面之间。因此，从光接收表面而来的光可被光感测区域感测，并接着被光反射零件反射。因此，反射光再次穿透光感测区域，并再次被光感测区域感测。量子效率因而改善。如本发明一些实施例所述的光感测元件，包括半导体基板及位于半导体基板中的光感测区域。光感测元件亦包括位于半导体基板之上的光反射零件。光感测区域介于光反射零件及半导体基板的光接收表面之间。光反射零件包括多对介电层的堆叠，每一对介电层具有第一介电层及第二介电层，且第一介电层具有与第二介电层不同的折射率。如本发明一些实施例所述的光感测元件，更包括位于半导体基板的光接收表面上的透镜零件。透镜零件与光感测区域对齐，且光感测区域位于透镜零件及光反射零件之间。如本发明一些实施例所述的光感测元件，其中光反射零件大抵覆盖半导体基板的前表面，且前表面与半导体基板的光接收表面相对设置。如本发明一些实施例所述的光感测元件，其中第一介电层以含碳材料形成，且第二介电层以氧化材料形成。如本发明一些实施例所述的光感测元件，其中第一介电层与第二介电层直接接触。如本发明一些实施例所述的光感测元件，更包括完全穿透光反射零件的导电接点。如本发明一些实施例所述的光感测元件，其中第一介电层较第二介电层薄，且第一介电层的折射率大于第二介电层。如本发明一些实施例所述的光感测元件，更包括光反射零件及光接收表面之间的晶体管。导电接点与晶体管的源极漏极零件或栅极堆叠电性连接。如本发明一些实施例所述的光感测元件，其中位于第一介电层与第二介电层之间的界面与半导体基板的光接收表面大抵平行。如本发明一些实施例所述的光感测元件，更包括内连线结构。光反射元件位于光感测区域及内连线结构之间。如本发明另一些实施例所述的光感测元件，包括半导体基板及半导体基板中的光感测区域。光感测元件亦包括位于半导体基板上的光反射零件。光感测区域位于半导体基板的光接收表面及光反射零件之间。光反射零件为能够反射红光或不可见光的介电层堆叠。光感测零件更包括完全穿透光反射零件的导电接点。如本发明另一些实施例所述的光感测元件，其中介电层堆叠包括具有不同折射率的多层交替材料。如本发明另一些实施例所述的光感测元件，更包括光反射零件及光接收表面之间的晶体管。导电接点与晶体管的源极漏极零件或栅极堆叠电性连接。如本发明另一些实施例所述的光感测元件，更包括位于光反射零件上的内连线结构。内连线结构的导电特征与导电接点电性连接。如本发明另一些实施例所述的光感测元件，其中导电接点的顶表面与光反射零件的表面大抵共平面。如本发明又一些实施例所述的光感测元件的形成方法，包括形成光感测区域于半导体基板中。半导体基板具有前表面及与前表面相对设置的光接收表面。此方法亦包括形成第一介电层于前表面之上。此方法更包括形成第二介电层于第一介电层之上。第二介电层与第一介电层具有不同的折射率。第一介电层与第二介电层一同形成光反射零件或光反射零件的部分。如本发明又一些实施例所述的光感测元件的形成方法，更包括在第一介电层形成之前，于半导体基板的前表面的附近形成晶体管。如本发明又一些实施例所述的光感测元件的形成方法，其中导电接点与晶体管的源极漏极特征电性连接。如本发明又一些实施例所述的光感测元件的形成方法，更包括形成第三介电层于第二介电层之上，形成第四介电层于第三介电层之上。第四介电层与第三介电层具有不同的折射率，且第一、第二、第三、第四介电层一同形成至少部份的光反射零件，及形成导电接点穿透第一、第二、第三、第四介电层。导电接点与晶体管的源极漏极特征电性连接。如本发明又一些实施例所述的光感测元件的形成方法，更包括形成穿透第一介电层及第二介电层的导电接点。上述内容概述许多实施例的特征，因此任何所属技术领域中具有通常知识者，可更加理解本发明实施例的各面向。任何所属技术领域中具有通常知识者，可能无困难地以本发明实施例为基础，设计或修改其他制程及结构，以达到与本发明实施例实施例相同的目的及或得到相同的优点。任何所属技术领域中具有通常知识者也应了解，在不脱离本发明实施例的精神和范围内做不同改变、代替及修改，如此等效的创造并没有超出本发明实施例的精神及范围。

权利要求：1.一种光感测元件，包括：一半导体基板；一光感测区域，位于该半导体基板中；以及一光反射零件，位于该半导体基板之上，其中该光感测区域介于该光反射零件及该半导体基板的一光接收表面之间，该光反射零件包括多对介电层的一堆叠，每一该对介电层具有一第一介电层及一第二介电层，且该第一介电层具有与该第二介电层一不同的折射率。

百度查询： 台湾积体电路制造股份有限公司 光感测元件

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD