申请/专利权人：电子科技大学

申请日：2023-02-16

公开（公告）日：2023-05-26

公开（公告）号：CN116169101A

主分类号：H01L21/8232

分类号：H01L21/8232;H01L21/335;H01L29/778;H01L27/085

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.06.30#实质审查的生效;2023.05.26#公开

摘要：本发明属于半导体和集成电路领域，具体提供一种GaNSi晶体管级异质集成方法，用以克服GaNSi异质器件的衬底晶面存在分歧的难题，实现有良好性能的GaNHEMT与SiCMOS的单片异质集成。本发明首先，采用Si100晶圆作为衬底，通过窗口掩膜划分形成选区区域和非选区区域；然后，在选区区域中，于硅Si100晶面上沿[110]晶向刻蚀形成凹槽，凹槽内至少存在一个与硅Si100晶面的夹角为54.74°的Si111晶面的侧壁，基于Si111晶面制作GaNHEMT器件；在非选区区域中，基于硅Si100晶面制作SiCMOS；最后，将GaNHEMT器件与SiCMOS通过引线互连，实现同一晶圆上的、分别基于最适晶面衬底制作的GaNHEMT器件与SiCMOS器件的集成。

主权项：1.一种GaNSi晶体管级异质集成方法，其特征在于，包括以下步骤：首先，采用Si100晶圆作为衬底，通过窗口掩膜划分形成选区区域和非选区区域；然后，在选区区域中，于硅Si100晶面上沿[110]晶向刻蚀形成凹槽，凹槽内至少存在一个与硅Si100晶面的夹角为54.74°的Si111晶面的侧壁，基于Si111晶面外延GaN与制作GaNHEMT；在非选区区域中，基于硅Si100晶面制作SiCMOS；最后，将GaNHEMT器件与SiCMOS通过引线互连。

全文数据：

权利要求：

百度查询： 电子科技大学 一种GaN/Si晶体管级异质集成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD