申请/专利权人：IMEC 非营利协会

申请日：2020-10-29

公开（公告）日：2023-05-26

公开（公告）号：CN112750773B

主分类号：H01L21/8234

分类号：H01L21/8234;H01L21/768

优先权：["20191029 EP 19206038.2"]

专利状态码：有效-授权

法律状态：2023.05.26#授权;2022.11.08#实质审查的生效;2021.05.04#公开

摘要：本发明涉及一种方法，包括形成用于接触形成在半导体晶圆上的纳米级半导体晶体管的栅电极1和源电极或漏电极2的触点通孔15,23。电极1,2相互平行，并在电极的顶部上设有介电栅极和SD塞4,5，并且相互平行的电极塞组合件由介电间隔件3分隔开。通过两个分开的自对准蚀刻工艺来形成通孔，Vint‑A蚀刻用于形成朝向一个或多个SD电极的一个或多个通孔15，而Vint‑G蚀刻用于形成朝向一个或多个栅电极的一个或多个通孔23。根据本发明，在第一自对准蚀刻工艺之后在晶圆上沉积保形层，其中该保形层抵抗第二自对准蚀刻工艺。因而，所述保形层在第二自对准蚀刻期间保护了第一触点通孔。

主权项：1.一种用于生产到纳米级场效应晶体管的栅电极和此后称为SD电极的源S电极或漏D电极的通孔连接的方法，所述方法包括：提供包含多个晶体管的半导体晶圆，所述晶体管包括相互平行的电极的阵列，所述阵列包括栅电极和布置在两个相邻栅电极之间的SD电极，其中：每个所述栅电极在每个所述栅电极的顶部上配备有介电栅极塞，每个所述SD电极在每个所述SD电极的顶部上分别配备有介电SD塞，并且所述介电栅极塞和所述栅电极的第一组合件以及所述介电SD塞和所述SD电极的第二组合件由介电间隔件分隔开，所述第一组合件、所述第二组合件和所述介电间隔件之间的其余区域填充有介电材料，并且所述介电SD塞、所述介电栅极塞、所述介电间隔件和所述介电材料的上表面形成平坦化表面，执行第一光刻和蚀刻工艺以相对于所述介电间隔件以及所述介电SD塞与所述介电栅极塞中的另一个来局部移除所述介电SD塞与所述介电栅极塞中的一个的一部分，所述介电SD塞与所述介电栅极塞中的所述一个的所述部分的移除使得形成第一触点通孔，所述第一触点通孔暴露了所述SD电极和所述栅电极中的相应一个，其中所述第一光刻和蚀刻工艺相对于所述介电间隔件是自对准的；在所述半导体晶圆上沉积第一保形层，所述第一保形层在第一接触通孔并覆盖所述介电SD塞与所述介电栅极塞中的所述另一个；执行第二光刻和蚀刻工艺，所述第二光刻和蚀刻工艺包括应用至少第一和第二蚀刻配方：通过应用所述第一蚀刻配方局部去除所述第一保形层的覆盖所述介电SD塞与所述介电栅极塞中的所述另一个的一部分，通过应用所述第二蚀刻配方，相对于所述介电间隔件和所述介电SD塞与所述介电栅极塞中的所述一个局部移除所述介电SD塞与所述介电栅极塞中的所述另一个的一部分，所述介电SD塞与所述介电栅极塞中的所述另一个的所述部分的移除造成第二触点通孔的形成，所述第二触点通孔暴露了所述SD电极与所述栅电极中的相应的另一个，其中所述介电SD塞与所述介电栅极塞中的所述另一个的所述部分的局部移除相对于所述介电间隔件是自对准的，并且其中所述第一保形层抵抗所述第二蚀刻配方；以及用导电材料填充所述第一触点通孔和所述第二触点通孔，从而形成自对准的第一和第二通孔连接，所述自对准的第一和第二通孔连接被配置为接触所述SD电极和所述栅电极中的所述一个以及所述SD电极和所述栅电极中的所述另一个。

全文数据：

权利要求：

百度查询： IMEC 非营利协会 生产接触晶体管的栅极和源极/漏极通孔连接的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD