申请/专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司

申请日：2019-06-28

公开（公告）日：2023-05-26

公开（公告）号：CN112151448B

主分类号：H01L21/8234

分类号：H01L21/8234;H01L21/033

优先权：

专利状态码：有效-授权

法律状态：2023.05.26#授权;2021.01.15#实质审查的生效;2020.12.29#公开

摘要：本发明提供一种半导体结构的形成方法，包括：提供包括器件密集区和器件稀疏区的衬底；在衬底上依次形成第一掩膜层、第一核心层和第二掩膜层；刻蚀第二掩膜层和第一核心层，形成鳍部间隔图形；在器件稀疏区形成第一牺牲层，且第一牺牲层覆盖鳍部间隔图形；以第一牺牲层为掩膜，刻蚀减小器件密集区第一核心层的宽度；在器件密集区形成第二牺牲层；刻蚀去除第一、第二牺牲层和第二掩膜层，剩余第一核心层；在第一核心层两侧形成第一侧墙；去除第一核心层；以第一侧墙为掩膜，刻蚀第一掩膜层，形成第一掩膜层图形；以第一掩膜层图形为掩膜，刻蚀衬底，形成鳍部。本发明的形成方法可以得到不同间距的鳍部图形，且图形高度一致、均匀性好。

主权项：1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括器件密集区和器件稀疏区；在所述衬底上依次形成第一掩膜层、第一核心层和第二掩膜层；刻蚀所述第二掩膜层和所述第一核心层至露出所述第一掩膜层，形成分立排列的鳍部间隔图形；在所述器件稀疏区的所述第一掩膜层上形成第一牺牲层，且所述第一牺牲层覆盖所述鳍部间隔图形；以所述第一牺牲层为掩膜，刻蚀所述器件密集区的所述第一核心层，减小所述鳍部间隔图形中所述第一核心层的宽度；在所述器件密集区的所述第一掩膜层上形成第二牺牲层，且所述第二牺牲层覆盖所述鳍部间隔图形；刻蚀所述第一牺牲层和所述第二牺牲层至露出全部所述第二掩膜层；去除所述第二掩膜层后，去除所述第一牺牲层和所述第二牺牲层，剩余的第一核心层分立排列于所述第一掩膜层上；在各分立排列的所述第一核心层两侧形成第一侧墙；去除所述第一核心层；以所述第一侧墙为掩膜，刻蚀所述第一掩膜层，形成第一掩膜层图形；去除所述第一侧墙，以所述第一掩膜层图形为掩膜，刻蚀所述衬底，形成鳍部。

全文数据：

权利要求：

百度查询： 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 半导体结构的形成方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD