申请/专利权人：IMEC 非营利协会

申请日：2022-06-23

公开（公告）日：2023-05-30

公开（公告）号：CN116190307A

主分类号：H01L21/768

分类号：H01L21/768;H01L23/522;H01L23/528

优先权：["20211129 EP 21210949.0"]

专利状态码：在审-公开

法律状态：2023.05.30#公开

摘要：公开了一种用于形成用于半导体器件的互连结构10的方法，其中第一导电层被蚀刻以在第一和第二导电线101、108上方形成一组第三导电线113。第三导电线中的至少一者包括形成到第二导电线的第一通路连接114的接触部。该方法还包括在该组第三导电线的侧壁上形成间隔物115，以及在两个相邻间隔物之间形成延伸至下层第一导电线的通路孔116。沉积第二导电层，填充该通路孔以形成第二通路连接118并形成在间隔物之间延伸的一组第四导电线119。

主权项：1.一种用于形成用于半导体器件的互连结构10的方法，包括：在第一导电线101和第二导电线108上方形成第一导电层111，其中所述第一导电线和所述第二导电线布置有相应端部，该相应端部与将所述第一导电线和所述第二导电线彼此分开的间隔物104邻接，其中所述第一导电线被第一屏蔽层102覆盖，所述第一屏蔽层将所述第一导电线与所述导电层分开，并且其中所述第二导电线部分地被第二屏蔽层110覆盖，从而允许所述第一导电层的接触部112与所述第二导电线接触；蚀刻所述第一导电层以形成一组第三导电线113，其中所述第三导电线中的至少一者包括形成第一通路连接114的所述接触部；在所述一组第三导电线的侧壁上形成间隔物115；在两个相邻间隔物之间形成延伸穿过所述第一掩模到达下层第一导电线的通路孔116；沉积第二导电层，从而填充所述通路孔以形成第二通路连接118并形成在所述间隔物之间延伸的一组第四导电线119。

全文数据：

权利要求：

百度查询： IMEC 非营利协会 用于半导体器件的互连结构

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD