申请/专利权人:三星电子株式会社
申请日:2022-11-25
公开(公告)日:2023-05-30
公开(公告)号:CN116193864A
主分类号:H10B43/35
分类号:H10B43/35;H10B43/40
优先权:["20211126 KR 10-2021-0165699","20211230 KR 10-2021-0192680"]
专利状态码:在审-公开
法律状态:2023.05.30#公开
摘要:提供了一种半导体装置。所述半导体装置包括:存储器单元区域,包括设置在第一半导体基底上的多个存储器单元,并且包括在第一半导体基底上彼此间隔开地堆叠的栅电极和穿过栅电极且连接到第一半导体基底的沟道结构;外围电路区域,包括具有第一导电类型杂质的第二半导体基底,并且包括控制多个存储器单元的外围电路,第二半导体基底具有在与第一半导体基底的上表面垂直的第一方向上面对第一半导体基底的上表面,其中,外围电路包括形成在第二半导体基底中的多个阱区域、设置在多个阱区域之间并且包括第一导电类型杂质的离子注入区域和多个天线二极管,多个天线二极管中的至少一个在第一方向上与离子注入区域叠置。
主权项:1.一种半导体装置,所述半导体装置包括:存储器单元区域,包括设置在第一半导体基底上的多个存储器单元,并且包括在第一半导体基底上彼此间隔开地堆叠的栅电极和穿过栅电极并且连接到第一半导体基底的沟道结构;外围电路区域,包括具有第一导电类型杂质的第二半导体基底,并且包括控制所述多个存储器单元的外围电路,第二半导体基底具有在与第一半导体基底的上表面垂直的第一方向上与第一半导体基底的上表面面对的上表面,其中,外围电路包括多个阱区域、离子注入区域和多个天线二极管,所述多个阱区域形成在第二半导体基底中,离子注入区域设置在所述多个阱区域之间并且包括第一导电类型杂质,并且所述多个天线二极管中的至少一个在第一方向上与离子注入区域叠置。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。