申请/专利权人：成都京东方显示科技有限公司

申请日：2020-09-28

公开（公告）日：2023-05-30

公开（公告）号：CN112185891B

主分类号：H01L21/77

分类号：H01L21/77;H01L27/12;G02F1/1362

优先权：

专利状态码：有效-授权

法律状态：2023.05.30#授权;2021.01.22#实质审查的生效;2021.01.05#公开

摘要：本发明提供一种阵列基板的制造方法、阵列基板及显示面板。本发明提供的阵列基板的制造方法，包括在衬底基板上沉积并形成栅极和扫描线；在栅极和扫描线上形成栅极绝缘层；在栅极绝缘层上沉积半导体层，并对半导体层进行刻蚀工艺，以形成半导体图形，其中，半导体图形包括第一半导体图形和第二半导体图形，第一半导体图形和栅极对应；在半导体图形的上方沉积源漏极金属层，并对源漏极金属层进行刻蚀工艺，以形成源极、漏极和数据线，其中，源极和漏极对应第一半导体图形，数据线和第二半导体图形对应。本发明提供的阵列基板的制造方法，能够减少寄生电容的产生。

主权项：1.一种阵列基板的制造方法，其特征在于，包括：在衬底基板上沉积并形成栅极和扫描线；在所述栅极和所述扫描线上形成栅极绝缘层；在所述栅极绝缘层上沉积半导体层，并对所述半导体层进行刻蚀工艺，以形成半导体图形，其中，所述半导体图形包括第一半导体图形和第二半导体图形，所述第一半导体图形和所述栅极对应；在所述半导体图形的上方沉积源漏极金属层，并对所述源漏极金属层进行刻蚀工艺，以形成源极、漏极和数据线，其中，所述源极和所述漏极对应所述第一半导体图形，所述数据线和所述第二半导体图形对应；对所述半导体层进行刻蚀工艺的掩膜版和对所述源漏极金属层进行刻蚀工艺的掩膜版的开口的至少部分边缘平齐，以使所述第二半导体图形和所述数据线具有相互重合的边缘；形成所述数据线包括：在所述半导体图形的上方沉积源漏极金属层，并对所述源漏极金属层进行刻蚀工艺，以使所述数据线的边缘和所述第二半导体图形的边缘重合。

全文数据：

权利要求：

百度查询： 成都京东方显示科技有限公司 阵列基板的制造方法、阵列基板及显示面板

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD