申请/专利权人：华侨大学

申请日：2020-01-21

公开（公告）日：2023-05-30

公开（公告）号：CN111162797B

主分类号：H03M13/11

分类号：H03M13/11

优先权：

专利状态码：有效-授权

法律状态：2023.05.30#授权;2020.06.09#实质审查的生效;2020.05.15#公开

摘要：本发明提供一种速率兼容的5GLDPC码的编码装置及编码方法，主要解决了5G标准中LDPC码高效编码和硬件实现问题。编码过程主要包括确定编码参数，信息位的分组和缩短，校验位第一部分的计算，校验位第二部分的计算，码字拼接，码字的打孔输出等步骤，算法支持5G标准中的所有矩阵，运算速度快。编码装置通过现场可编程门阵列进行实现，主要电路可分为程序控制模块，参数计算选择模块，地址发生器，速率匹配缓冲模块，循环移位系数存储模块和编码运算模块，通过采用所提出的多路并行的电路结构可以将编码装置的吞吐率提升一倍并降低了布线复杂度，同时通过硬件复用大幅度提高了逻辑资源的利用率。

主权项：1.一种速率兼容的5GLDPC码的编码装置，其特征在于：包括程序控制模块、参数计算选择模块、地址发生器、速率匹配缓冲模块、循环移位系数存储模块和编码运算模块；程序控制模块接收总线命令对模块与总线间、模块与模块间的数据流通过使能信号进行控制，采用时序逻辑电路以Mealy型有限状态机的形式进行实现；参数选择计算模块通过组合逻辑电路计算出编码所需要码长、基图、信息位列块数、校验位列块数、扩展因子大小、打孔的位数与位置以及缩短的位数与位置，并将相关参数输入地址发生器，计算结果均采用寄存器输出的方式即利用D触发器对结果进行缓存；当参数计算完成后参数选择计算模块拉高编码复位信号，开始一次编码操作；地址发生器由计数器、计算电路和判决电路组成，它根据接收到的编码参数，计算得到本次编码所需要的地址范围，计数器在地址范围内每个时钟周期加一，向循环移位系数存储模块以及速率匹配缓冲模块提供相应的读写地址，并送给判决电路判决是否超出地址范围，通过地址范围的变化得到本次编码使用的检验矩阵块和送入信道中比特的位置；速率匹配缓冲模块由两块双端口RAM存储器组成，一块为输入缓冲RAM用来缓存输入的信息位，另一块为输出缓冲RAM用来缓存输出的码字，它们负责根据地址发生器传送来的地址完成对要求比特的输出；循环移位系数存储模块分为ROM_A_D和ROM_C两部分，分别用来存储5G标准中循环系数矩阵子矩阵A，D和C中的循环移位系数并提供给编码运算模块，其中A，D中的循环移位系数存储在一块ROM中；C中的循环移位系数存储在另一块ROM中，且BG#1和BG#2中相同的子矩阵被存储在同一块ROM中的不同地址段内；编码运算模块采用部分并行结构，包括选通网络，循环移位器，校验位第一部分存储器RAM_P1以及异或电路，选通网络从信息位或者校验位的第一部分中选择循环移位器的输入，循环移位器和异或电路用来完成二元域上的矩阵的乘法与加法运算得到所求的校验位，输入到输出缓冲RAM中与信息位拼接得到完整的码字；所述编码装置进一步具体为：装置的最大并行度等于最大扩展因子的大小zmax，信息位以zmax为位宽并行输入，实现了对标准所有长度码字的支持；在输入和输出端分别增加两块BRAM存储器用来缓存输入的信息位和输出的码字，其中为了加快编码速度，采用乒乓操作实现输入，即将输入缓存RAM中的存储空间按照地址的最高位为0或1被分为两部分，分别用来存储连续到达的两帧信息比特，所有存储空间均被初始化为0，每次读入的信息位被存储到其中一个部分，当其中一部分的信息位被用于计算时，同时读入下一部分的信息位，节省了信息读入的时间，同时也实现了连续编码；当输入的信息位数不满足kb×z个bit时，由于输入缓存BRAM被初始化为0，将信息位送入编码部分后，还将继续送入0直至此次送入的比特数达到kb×z个bit完成对信息位的缩短；输出缓存BRAM通过改变地址发生器输出地址的范围控制输出缓存RAM地址的范围，放弃将部分校验位送入信道，完成对码字打孔，得到打孔后的码字，依次输出完成编码；将编码运算模块设计为两部分，都采用四路并行的电路结构同时进行运算，每一路都包含了循环移位网络，寄存器组和异或网络三部分，同时编码运算模块还包括用于实现跨时钟域的数据同步的FIFO以及用于由中间变量计算得到校验位第一部分p1的四个分量p11～p14的一个异或网络；5G标准中LDPC码的校验矩阵具有的形式，编码运算模块的第一部分主要负责计算p11～p14和D·p1T，通过一个多路选择器在信息位和p1间选择不同的数据输入来分别得到p11～p14和D·p1T的结果；第二部分具有与第一部分类似的结构，负责计算C·sT部分，不同的是其不需要多路选择器进行数据选通，并在最后增加了一个异或网络用于将C·sT和D·p1T进行异或得到校验位第二部分p2的各个分量。

全文数据：

权利要求：

百度查询： 华侨大学 一种速率兼容的5G LDPC码的编码装置及编码方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD