申请/专利权人：肇庆学院

申请日：2018-07-26

公开（公告）日：2019-02-22

公开（公告）号：CN208539887U

主分类号：H03M5/02(2006.01)I

分类号：H03M5/02(2006.01)I

优先权：

专利状态码：有效-授权

法律状态：2019.02.22#授权

摘要：本实用新型适用于AMIHDB3编译码领域，提供了一种AMIHDB3编译码电路，所述AMIHDB3编译码电路包括AMIHDB3编译码模块，及连接所述AMIHDB3编译码模块的编码输出波形模块，及电性连接所述AMIHDB3编译码模块及所述编码输出波形模块的电源；解决实现AMI码及HDB3码的编译码的电路过于复杂的技术问题。

主权项：1.一种AMIHDB3编译码电路，其特征在于：所述AMIHDB3编译码电路包括AMIHDB3编译码模块，及连接所述AMIHDB3编译码模块的编码输出波形模块，及电性连接所述AMIHDB3编译码模块及所述编码输出波形模块的电源；所述AMIHDB3编译码模块：用于将输入的基带信号进行编译码；所述编码输出波形模块：用于输出编码后的波形；所述电源：用于为各个模块提供所需要的电压。

全文数据：一种AMIHDB3编译码电路技术领域本实用新型属于AMIHDB3编译码领域，尤其涉及一种AMIHDB3编译码电路。背景技术NRZ（Non-Return-to-Zero单极性非归零）码一般用高电平和零电平分别表示“1”和“0”，且在整个码元期间电平不变。因其含有较多的直流分量且无纠检错能力，不适合信道传输，必须对其进行码型变换以适应信道传输特性。AMI（AlternativeMarkInverse传号交替反转）码是把单极性脉冲序列中相邻的“1”码变为+1、-1极性交替的正、负脉冲，而“0”码保持不变的一种传输码型。虽然AMI码功率谱中无直流分量且可差错自检，但是连“0”码过长时导致定时提取困难。HDB3HighDensityBipolar三阶高密度双极性码是在AMI码的基础上改进的一种双极性归零码，克服了AMI码连0数过多造成定时提取困难的问题，其频谱能量主要集中在基波频率以下，占用频带较窄，是CCITTG.703推荐的PCM基群、二次群和三次群的数字传输接口码型。目前，AMIHDB3编译码主要由专用集成芯片及相应的外围中小规模集成电路来实现。AMIHDB3都属于双极性信号，但是NRZ信号通过编译码后得到的是两路占空比为50%的单极性信号，需要经过单极性-双极性变换方可得到AMIHDB3码。在实际工程中经常采用变压器耦合的方式实现单双极性变换，虽然此方法能提高信号传输能力，但是电路复杂，位同步信号提取困难，不利于实验现象的观察及对AMIHDB3编译码原理的理解。发明内容本实用新型的目的在于提供一种AMIHDB3编译码电路，旨在解决实现AMI码及HDB3码的编译码的电路过于复杂的技术问题。本实用新型是这样实现的，一种AMIHDB3编译码电路，所述AMIHDB3编译码电路包括AMIHDB3编译码模块，及连接所述AMIHDB3编译码模块的编码输出波形模块，及电性连接所述AMIHDB3编译码模块及所述编码输出波形模块的电源；所述AMIHDB3编译码模块：用于将输入的基带信号进行编译码；所述编码输出波形模块：用于输出编码后的波形；所述电源：用于为各个模块提供所需要的电压。本实用新型的进一步技术方案是：所述AMIHDB3编译码模块包括编译码芯片U1、m序列输入接口J1、全0码输入接口J2、全1码输入接口J3、拨码开关S2、编码码型开关S1、倒相放大器U3A、译码输出接口J5、时钟信号接口J4、电阻R1、电容C1及发光二极管D1，所述编译码芯片U1的1针脚分别连接所述拨码开关S2的4针脚、5针脚及6针脚，所述拨码开关S2的1针脚连接所述m序列输入接口J1，所述拨码开关S2的2针脚连接所述全0码输入接口J2，所述拨码开关S2的3针脚连接所述全1码输入接口J3，所述编译码芯片U1的2针脚连接所述倒相放大器U3A的输出端，所述编译码芯片U1的3针脚连接所述编码码型开关S1的活动端，所述编译码芯片U1的9针脚连接所述电阻R1的一端，所述电阻R1的另一端连接所述发光二极管D1的阳极，所述编译码芯片U1的11针脚连接所述编译码芯片U1的14针脚，所述编译码芯片U1的13针脚连接所述编译码芯片U1的15针脚，所述编译码芯片U1的16针脚连接所述电容C1的一端，所述编译码芯片U1的4针脚连接所述译码输出接口J5，所述时钟信号接口J4分别连接所述倒相放大器U3A的输入端及所述编译码芯片U1的5针脚，所述编码码型开关S1的一端固定端及所述编译码芯片U1的6针脚均连接所述电源的正极，所述编码码型开关S1的另一端固定端、所述编译码芯片U1的8针脚、12针脚、所述发光二极管D1的阴极及所述电容C1的另一端均连接GND。本实用新型的进一步技术方案是：所述编码输出波形模块包括数字控制模拟开关U2及编码输出波形接口J6，所述数字控制模拟开关U2的9针脚连接所述编译码芯片U1的14针脚，所述数字控制模拟开关U2的10针脚连接所述编译码芯片U1的15针脚，所述数字控制模拟开关U2的5针脚分别连接所述数字控制模拟开关U2的14针脚、所述电容C1的一端及所述电源的正极，所述数字控制模拟开关U2的7针脚、2针脚、15针脚均连接所述电源的负极，所述数字控制模拟开关U2的13针脚连接所述编码输出波形接口J6，所述数字控制模拟开关U2的6针脚、1针脚、12针脚均连接GND。本实用新型的有益效果是：利用数字控制模拟开关实现了单-双极性变换，电路结构得以大大简化，实验现象观察明显，非常便于理解编译码原理，利用一个非门使得编码时钟下降沿有效，而解码时钟上升沿有效，实现了编译码位同步过程，确保了编译码的准确性。附图说明图1是本实用新型实施例提供的一种AMIHDB3编译码电路的结构框图；图2是本实用新型实施例提供的一种AMIHDB3编译码电路的电气原理图。具体实施方式图1-2示出了本实用新型提供的一种AMIHDB3编译码电路，所述AMIHDB3编译码电路包括AMIHDB3编译码模块，及连接所述AMIHDB3编译码模块的编码输出波形模块，及电性连接所述AMIHDB3编译码模块及所述编码输出波形模块的电源；所述AMIHDB3编译码模块：用于将输入的基带信号进行编译码；所述编码输出波形模块：用于输出编码后的波形；所述电源：用于为各个模块提供所需要的电压。所述AMIHDB3编译码模块包括编译码芯片U1、m序列输入接口J1、全0码输入接口J2、全1码输入接口J3、拨码开关S2、编码码型开关S1、倒相放大器U3A、译码输出接口J5、时钟信号接口J4、电阻R1、电容C1及发光二极管D1，所述编译码芯片U1的1针脚分别连接所述拨码开关S2的4针脚、5针脚及6针脚，所述拨码开关S2的1针脚连接所述m序列输入接口J1，所述拨码开关S2的2针脚连接所述全0码输入接口J2，所述拨码开关S2的3针脚连接所述全1码输入接口J3，所述编译码芯片U1的2针脚连接所述倒相放大器U3A的输出端，所述编译码芯片U1的3针脚连接所述编码码型开关S1的活动端，所述编译码芯片U1的9针脚连接所述电阻R1的一端，所述电阻R1的另一端连接所述发光二极管D1的阳极，所述编译码芯片U1的11针脚连接所述编译码芯片U1的14针脚，所述编译码芯片U1的13针脚连接所述编译码芯片U1的15针脚，所述编译码芯片U1的16针脚连接所述电容C1的一端，所述编译码芯片U1的4针脚连接所述译码输出接口J5，所述时钟信号接口J4分别连接所述倒相放大器U3A的输入端及所述编译码芯片U1的5针脚，所述编码码型开关S1的一端固定端及所述编译码芯片U1的6针脚均连接所述电源的正极，所述编码码型开关S1的另一端固定端、所述编译码芯片U1的8针脚、12针脚、所述发光二极管D1的阴极及所述电容C1的另一端均连接GND。首先，根据编码码型开关S1设置编码码型（高电平时为HDB3，低电平时为AMI），输入的基带信号（m序列，全0码，全1码），在由倒相放大器U3A产生与m序列的反向时钟作用下，经编译码芯片U1的15针脚和14针脚分别输出+HDB3OUT和-HDB3OUT两路并行单极性信号，将编译码芯片U1的编码器负码输出端（-HDB3OUT）与编译码芯片U1的解码器负码输入端（-HDB3IN）相连，编译码芯片U1的编码器正码输出端（+HDB3OUT）与编译码芯片U1的解码器正码输入端（+HDB3IN）相连，即直接将编译码芯片U1的11针脚与14针脚相连，编译码芯片U1的13针脚与15针脚相连，从而实现了编码输出经理想信道后无失真送入解码器。这样在同步时钟作用下可得到译码的NRZ信号，并在编译码芯片U1的4脚NRZ_OUT输出，完成译码输出。所述编码输出波形模块包括数字控制模拟开关U2及编码输出波形接口J6，所述数字控制模拟开关U2的9针脚连接所述编译码芯片U1的14针脚，所述数字控制模拟开关U2的10针脚连接所述编译码芯片U1的15针脚，所述数字控制模拟开关U2的5针脚分别连接所述数字控制模拟开关U2的14针脚、所述电容C1的一端及所述电源的正极，所述数字控制模拟开关U2的7针脚、2针脚、15针脚均连接所述电源的负极，所述数字控制模拟开关U2的13针脚连接所述编码输出波形接口J6，所述数字控制模拟开关U2的6针脚、1针脚、12针脚均连接GND。将两路单极性信号送入数字控制模拟开关U2的输入地址码A和B控制端数字控制模拟开关U2的9、10针脚，作为控制信号轮流选通+5V和-5V，完成单-双极性变换，最后在数字控制模拟开关U2的X端（13针脚）输出编码后的波形。利用数字控制模拟开关实现了单-双极性变换，电路结构得以大大简化，实验现象观察明显，非常便于理解编译码原理，利用一个非门使得编码时钟下降沿有效，而解码时钟上升沿有效，实现了编译码位同步过程，确保了编译码的准确性。以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

权利要求：1.一种AMIHDB3编译码电路，其特征在于：所述AMIHDB3编译码电路包括AMIHDB3编译码模块，及连接所述AMIHDB3编译码模块的编码输出波形模块，及电性连接所述AMIHDB3编译码模块及所述编码输出波形模块的电源；所述AMIHDB3编译码模块：用于将输入的基带信号进行编译码；所述编码输出波形模块：用于输出编码后的波形；所述电源：用于为各个模块提供所需要的电压。2.根据权利要求1所述的AMIHDB3编译码电路，其特征在于，所述AMIHDB3编译码模块包括编译码芯片U1、m序列输入接口J1、全0码输入接口J2、全1码输入接口J3、拨码开关S2、编码码型开关S1、倒相放大器U3A、译码输出接口J5、时钟信号接口J4、电阻R1、电容C1及发光二极管D1，所述编译码芯片U1的1针脚分别连接所述拨码开关S2的4针脚、5针脚及6针脚，所述拨码开关S2的1针脚连接所述m序列输入接口J1，所述拨码开关S2的2针脚连接所述全0码输入接口J2，所述拨码开关S2的3针脚连接所述全1码输入接口J3，所述编译码芯片U1的2针脚连接所述倒相放大器U3A的输出端，所述编译码芯片U1的3针脚连接所述编码码型开关S1的活动端，所述编译码芯片U1的9针脚连接所述电阻R1的一端，所述电阻R1的另一端连接所述发光二极管D1的阳极，所述编译码芯片U1的11针脚连接所述编译码芯片U1的14针脚，所述编译码芯片U1的13针脚连接所述编译码芯片U1的15针脚，所述编译码芯片U1的16针脚连接所述电容C1的一端，所述编译码芯片U1的4针脚连接所述译码输出接口J5，所述时钟信号接口J4分别连接所述倒相放大器U3A的输入端及所述编译码芯片U1的5针脚，所述编码码型开关S1的一端固定端及所述编译码芯片U1的6针脚均连接所述电源的正极，所述编码码型开关S1的另一端固定端、所述编译码芯片U1的8针脚、12针脚、所述发光二极管D1的阴极及所述电容C1的另一端均连接GND。3.根据权利要求2所述的AMIHDB3编译码电路，其特征在于，所述编码输出波形模块包括数字控制模拟开关U2及编码输出波形接口J6，所述数字控制模拟开关U2的9针脚连接所述编译码芯片U1的14针脚，所述数字控制模拟开关U2的10针脚连接所述编译码芯片U1的15针脚，所述数字控制模拟开关U2的5针脚分别连接所述数字控制模拟开关U2的14针脚、所述电容C1的一端及所述电源的正极，所述数字控制模拟开关U2的7针脚、2针脚、15针脚均连接所述电源的负极，所述数字控制模拟开关U2的13针脚连接所述编码输出波形接口J6，所述数字控制模拟开关U2的6针脚、1针脚、12针脚均连接GND。

百度查询： 肇庆学院 一种AMI/HDB3编译码电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD