申请/专利权人：瑞昱半导体股份有限公司

申请日：2018-11-08

公开（公告）日：2020-02-11

公开（公告）号：CN110784191A

主分类号：H03K3/013(20060101)

分类号：H03K3/013(20060101);H03K3/0233(20060101)

优先权：["20180731 TW 107126555"]

专利状态码：在审-实质审查的生效

法律状态：2020.03.06#实质审查的生效;2020.02.11#公开

摘要：一种锁存器电路，包含输入电路、输出电路和开关电路。输入电路用于接收时钟信号和数据信号。输出电路耦接于输入电路，并耦接于第一电源端和第二电源端之间，用于依据时钟信号和数据信号产生输出信号。开关电路耦接于输出电路，其中当数据信号的电压电平切换时，开关电路断开第一电源端和第二电源端之间的导电路径。

主权项：1.一种锁存器电路，包含：一开关电路，耦接于一第一电源端和一第二电源端之间，包含一正相输出端和一反相输出端；一输入电路，耦接于该正向输出端和该反向输出端，用于接收一时钟信号和一数据信号，用于依据该时钟信号和该数据信号导通该正相输出端和该第二电源端；以及一输出电路，耦接于该正相输出端和该反相输出端，并耦接于该第一电源端和该第二电源端，用于依据该时钟信号和该数据信号导通该正相输出端和该第一电源端，以于该正相输出端产生一输出信号；其中当该数据信号的电压电平切换时，该开关电路断开该第一电源端和该第二电源端之间的一导电路径。

全文数据：

权利要求：

百度查询： 瑞昱半导体股份有限公司 锁存器电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD