申请/专利权人：上海华力集成电路制造有限公司

申请日：2018-04-13

公开（公告）日：2021-04-13

公开（公告）号：CN108417533B

主分类号：H01L21/768(20060101)

分类号：H01L21/768(20060101)

优先权：

专利状态码：有效-授权

法律状态：2021.04.13#授权;2018.09.11#实质审查的生效;2018.08.17#公开

摘要：本发明公开了一种接触孔的制造方法，包括步骤：步骤一、提供一形成有多个侧面形成有侧墙且两侧形成有源漏区的栅极结构的半导体衬底；步骤二、形成硬掩膜层；步骤三、对硬掩膜层进行光刻刻蚀，刻蚀后的硬掩膜层位于后续形成的源区或漏区顶部的接触孔的至少一侧的栅极结构的表面；步骤四、形成层间膜；步骤五、光刻定义出接触孔的形成区域；步骤六、对接触孔的形成区域的层间膜进行刻蚀形成接触孔的开口，源区和漏区顶部的接触孔的开口的底部的至少一侧面由硬掩膜层和对应的侧墙自对准定义；步骤七、在接触孔的开口中填充金属。本发明能实现源漏区顶部的接触孔的底部自对准，防止源漏区顶部的接触孔和栅极结构相接触。

主权项：1.一种接触孔的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底上形成有多个栅极结构，在各所述栅极结构的两侧形成有源区和漏区，且所述源区或所述漏区为相邻的两个所述栅极结构共用；在各所述栅极结构的侧面形成有侧墙；步骤二、形成硬掩膜层；步骤三、对所述硬掩膜层进行光刻刻蚀，刻蚀后的所述硬掩膜层仅位于后续形成的所述源区或漏区顶部的接触孔的至少一侧的所述栅极结构的表面，位于所述源区或漏区顶部的接触孔的至少一侧的所述栅极结构表面的所述硬质掩膜层的俯视面结构为方形，位于所述源区或漏区顶部的接触孔的至少一侧的所述栅极结构表面的呈方形的所述硬质掩膜层之外的所述硬掩膜层都被去除；所述硬掩膜层的材料和所述侧墙的材料相同且都和后续的层间膜的材料不同且所述硬掩膜层的材料能作为所述层间膜刻蚀时的停止层；所述硬掩膜层和对应的所述栅极结构两侧的侧墙连接在一起形成对应的所述接触孔的底部的自对准边界；所述栅极结构顶部的接触孔的形成区域的所述硬掩膜层去除；步骤四、形成层间膜，所述层间膜将所述栅极结构之间的间隔完全填充并延伸到所述栅极结构的顶部；步骤五、光刻定义出接触孔的形成区域，所述接触孔包括位于所述栅极结构顶部的接触孔、位于所述源区顶部的接触孔和位于所述漏区顶部的接触孔；步骤六、对所述接触孔的形成区域的所述层间膜进行刻蚀形成所述接触孔的开口，所述源区和所述漏区顶部的所述接触孔的开口的底部的至少一侧面由所述硬掩膜层和对应的所述侧墙自对准定义，防止所述接触孔的光刻工艺偏移时发生所述源区和所述漏区的所述接触孔和对应的所述栅极结构相短路接触；步骤七、在所述接触孔的开口中填充金属形成所述接触孔。

全文数据：接触孔的制造方法技术领域[0001]本发明涉及一种半导体集成电路制造方法，特别是涉及一种接触孔的制造方法。背景技术[0002]随着28nm及更先进工艺的发展，间隔区（Space和线宽CD越来越小，光刻和刻蚀制程的偏移更易造成接触钨的误刻蚀。如图1A至图1B是现有接触孔的制造方法各步骤中的结构图，现有方法包括如下步骤：[0003]步骤一、提供一半导体衬底如硅衬底101，在半导体衬底101上形成由栅极结构103,在栅极结构103的侧面形成有侧墙104。[0004]栅极结构1〇3由栅极介质层和多晶硅栅叠加而成。或者，栅极结构103由栅介质层和金属栅如金属铝栅叠加而成。[0005]通常在硅衬底101的表面还形成由阱区如P阱PWl〇2，P阱102能作为NM0S管的沟道区。[0006]在栅极结构103两侧形成有源区和漏区。被栅极结构103所覆盖的沟道区的表面用于形成连接源区和漏区的沟道，沟道的长度也即栅极结构103的宽度为CD。侧墙104自对准形成于栅极结构1〇3的两侧，侧墙104之间的间距即为Space。[0007]步骤二、之后形成层间膜105。[0008]步骤三、光刻定义出接触孔106的形成区域并对接触孔106的形成区域的层间膜105进行刻蚀形成接触孔106的开口。[0009]随着CD和Space的缩小以及光刻工艺和层间膜105的刻蚀工艺本身的偏移，容易造成接触孔106的开口向两侧偏移并将栅极结构103顶部的层间膜105打开，如虚线框107所Jn〇[0010]步骤四、之后在接触孔1〇6的开口填充金属如金属钨形成接触孔106。图1B中的虚线框107所示区域中源漏区顶部的接触孔106会后栅极结构103直接接触，从而产生短路问题。发明内容[0011]本发明所要解决的技术问题是提供一种接触孔的制造方法，能实现源漏区顶部的接触孔的底部自对准，防止源漏区顶部的接触孔和栅极结构相接触。[0012]为解决上述技术问题，本发明提供的接触孔的制造方法包括如下步骤：[0013]步骤一、提供一半导体衬底，在所述半导体衬底上形成有多个栅极结构，在各所述栅极结构的两侧形成有源区和漏区，且所述源区或所述漏区为相邻的两个所述栅极结构共用;在各所述栅极结构的侧面形成有侧墙。[0014]步骤二、形成硬掩膜层。[0015]步骤三、对所述硬掩膜层进行光刻刻蚀，刻蚀后的所述硬掩膜层位于后续形成的所述源区或漏区顶部的接触孔的至少一侧的所述栅极结构的表面;所述硬掩膜层的材料和所述侧墙的材料相同且都和后续的层间膜的材料不同且所述硬掩膜层的材料能作为所述层间膜刻蚀时的停止层;所述硬掩膜层和对应的所述栅极结构两侧的侧墙连接在一起形成对应的所述接触孔的底部的自对准边界;所述栅极结构顶部的接触孔的形成区域的所述硬掩膜层去除。[0016]步骤四、形成层间膜，所述层间膜将所述栅极结构之间的间隔完全填充并延伸到所述栅极结构的顶部。[0017]步骤五、光刻定义出接触孔的形成区域，所述接触孔包括位于所述栅极结构顶部的接触孔、位于所述源区顶部的接触孔和位于所述漏区顶部的接触孔。[0018]步骤六、对所述接触孔的形成区域的所述层间膜进行刻蚀形成所述接触孔的开口，所述源区和所述漏区顶部的所述接触孔的开口的底部的至少一侧面由所述硬掩膜层和对应的所述侧墙自对准定义，防止所述接触孔的光刻工艺偏移时发生所述源区和所述漏区的所述接触孔和对应的所述栅极结构相短路接触。[0019]步骤七、在所述接触孔的开口中填充金属形成所述接触孔。[0020]进一步的改进是，所述半导体衬底为硅衬底。[0021]进一步的改进是，所述层间膜的材料为氧化硅。[0022]进一步的改进是，所述硬掩膜层的材料和所述侧墙的材料都为氮化硅。[0023]进一步的改进是，所述栅极结构由栅介质层和多晶硅栅叠加而成。[0024]进一步的改进是，所述栅极结构由栅介质层和金属栅叠加而成。[0025]进一步的改进是，步骤七中填充金属为钨。[0026]本发明通过在形成层间膜之前，形成一层硬掩膜层并对硬掩膜层进行光刻刻蚀，刻蚀后的硬掩膜层至少保留于源漏区即源区或漏区顶部的接触孔一侧的栅极结构的顶部，之后进行层间膜沉积和接触孔的光刻刻蚀工艺，接触孔的刻蚀工艺是对层间膜进行刻蚀，由于在源漏区顶部的接触孔的对应侧设置有硬掩膜层，硬掩膜层和邻接的侧墙能作为对应的接触孔的刻蚀工艺的底部自对准边界，即使由于线宽和间隔区的尺寸的缩小以及光刻和刻蚀工艺产生偏离时，也能使接触孔的偏移部分的底部最后定位于硬掩膜层的表面，从而能防止源漏区顶部的接触孔和栅极结构相接触，也从而能防止源漏区顶部的接触孔和栅极结构相接触而产生的短路。附图说明[0027]下面结合附图和具体实施方式对本发明作进一步详细的说明：[0028]图1A-图1B是现有接触孔的制造方法各步骤中的结构图；[0029]图2是本发明实施例接触孔的制造方法的流程图；[0030]图3A是本发明实施例接触孔的制造方法步骤二完成后的俯视图；[0031]图3B是沿图3A的AA线的剖面图；[0032]图4A是本发明实施例接触孔的制造方法步骤三完成后的俯视图；[0033]图4B是沿图4A的AA线的剖面图；[0034]图5A是本发明实施例接触孔的制造方法步骤四完成后的俯视图；[0035]图5B是沿图5A的AA线的剖面图；[0036]图6A是本发明实施例接触孔的制造方法步骤七完成后的俯视图；[0037]图6B是沿图6A的M线的剖面图。具体实施方式[0038]本发明接触孔的制造方法包括如下步骤：[0039]步骤一、如图3B所示，提供一半导体衬底1，在所述半导体衬底1上形成有多个栅极结构3，在各所述栅极结构3的两侧形成有源区和漏区，且所述源区或所述漏区为相邻的两个所述栅极结构3共用;在各所述栅极结构3的侧面形成有侧墙4。[0040]所述半导体衬底1为硅衬底。[0041]通常在硅衬底101的表面还形成由阱区如P阱2，P阱2能作为NM0S管的沟道区。[0042]所述栅极结构3由栅介质层和多晶硅栅叠加而成。或者，所述栅极结构3由栅介质层和金属栅叠加而成。_[0043]步骤二、形成硬掩膜层5。如图3A所示，是本发明实施例接触孔的制造方法步骤二完成后的俯视图；如图池所示，是沿图3A的AA线的剖面图。[0044]步骤三、如图4A所示，是本发明实施例接触孔的制造方法步骤三完成后的俯视图•’图4B是沿图4A的AA线的剖面图；对所述硬掩膜层5进行光刻刻蚀，刻蚀后的所述硬掩I旲层5位于后续形成的所述源区或漏区顶部的接触孔7的至少一侧的所述栅极结构3的表面;所述硬掩膜层5的材料和所述侧墙4的材料相同且都和后续的层间膜6的材料不同且所述硬掩膜层5的材料能作为所述层间膜6刻蚀时的停止层;所述硬掩膜层5和对应的所述栅极结构3两侧的侧墙4连接在一起形成对应的所述接触孔7的底部的自对准边界;所述栅极结构3顶部的接触孔7的形成区域的所述硬掩膜层5去除。[0045]所述层间膜6的材料为氧化硅。所述硬掩膜层5的材料和所述侧墙4的材料都为氮化桂。[0046]步骤四、如图5A所示，是本发明实施例接触孔的制造方法步骤四完成后的俯视图；图5B是沿图5A的AA线的剖面图；形成层间膜6，所述层间膜6将所述栅极结构3之间的间隔完全填充并延伸到所述栅极结构3的顶部。[0047]步骤五、如图6A所示，是本发明实施例接触孔的制造方法步骤七完成后的俯视图；图6B是沿图6A的BB线的剖面图。光刻定义出接触孔7的形成区域，所述接触孔7包括位于所述栅极结构3顶部的接触孔7、位于所述源区顶部的接触孔7和位于所述漏区顶部的接触孔7〇[0048]步骤六、对所述接触孔7的形成区域的所述层间膜6进行刻蚀形成所述接触孔7的开口，所述源区和所述漏区顶部的所述接触孔7的开口的底部的至少一侧面由所述硬掩膜层5和对应的所述侧墙4自对准定义，防止所述接触孔7的光刻工艺偏移时发生所述源区和所述漏区的所述接触孔7和对应的所述栅极结构3相短路接触。[0049]步骤七、在所述接触孔7的开口中填充金属形成所述接触孔7。本发明实施例方法中，填充金属为钨。[0050]本发明实施例通过在形成层间膜6之前，形成一层硬掩膜层5并对硬掩膜层5进行光刻刻蚀，刻蚀后的硬掩膜层5至少保留于源漏区即源区或漏区顶部的接触孔7—侧的栅极结构3的顶部，之后进行层间膜6沉积和接触孔7的光刻刻蚀工艺，接触孔7的刻蚀工艺是对层间膜6进行刻蚀，由于在源漏区顶部的接触孔7的对应侧设置有硬掩膜层5,硬掩膜层5和邻接的侧墙4能作为对应的接触孔7的刻蚀工艺的底部自对准边界，即使，于线宽和间隔区的尺寸的缩小以及光刻和刻蚀工艺产生偏离时，也能使接触孔7的偏移部分的底部最后定位于硬掩膜层5的表面，如图6B的虚线框8a和8b所示，从而能防止源漏区顶部的接触孔7和栅极结构3相接触，也从而能防止源漏区顶部的接触孔7和栅极结构3相接触而产生的短路。[0051]以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

权利要求：1.一种接触孔的制造方法，其特征在于，包括如下步骤：步骤一、提供一半导体衬底，在所述半导体衬底上形成有多个栅极结构，在各所述栅极结构的两侧形成有源区和漏区，且所述源区或所述漏区为相邻的两个所述栅极结构共用；在各所述栅极结构的侧面形成有侧墙；步骤二、形成硬掩膜层；步骤三、对所述硬掩膜层进行光刻刻蚀，刻蚀后的所述硬掩膜层位于后续形成的所述源区或漏区顶部的接触孔的至少一侧的所述栅极结构的表面;所述硬掩膜层的材料和所述侧墙的材料相同且都和后续的层间膜的材料不同且所述硬掩膜层的材料能作为所述层间膜刻蚀时的停止层;所述硬掩膜层和对应的所述栅极结构两侧的侧墙连接在一起形成对应的所述接触孔的底部的自对准边界;所述栅极结构顶部的接触孔的形成区域的所述硬掩膜层去除；步骤四、形成层间膜，所述层间膜将所述栅极结构之间的间隔完全填充并延伸到所述栅极结构的顶部；步骤五、光刻定义出接触孔的形成区域，所述接触孔包括位于所述栅极结构顶部的接触孔、位于所述源区顶部的接触孔和位于所述漏区顶部的接触孔；步骤六、对所述接触孔的形成区域的所述层间膜进行刻蚀形成所述接触孔的开口，所述源区和所述漏区顶部的所述接触孔的开口的底部的至少一侧面由所述硬掩膜层和对应的所述侧墙自对准定义，防止所述接触孔的光刻工艺偏移时发生所述源区和所述漏区的所述接触孔和对应的所述栅极结构相短路接触；步骤七、在所述接触孔的开口中填充金属形成所述接触孔。2.如权利要求1所述的接触孔的制造方法，其特征在于:所述半导体衬底为硅衬底。3.如权利要求2所述的接触孔的制造方法，其特征在于:所述层间膜的材料为氧化硅。4.如权利要求3所述的接触孔的制造方法，其特征在于:所述硬掩膜层的材料和所述侧墙的材料都为氮化硅。5.如权利要求1所述的接触孔的制造方法，其特征在于:所述栅极结构由栅介质层和多晶娃栅叠加而成。6.如权利要求1所述的接触孔的制造方法，其特征在于:所述栅极结构由栅介质层和金属栅叠加而成。7.如权利要求1所述的接触孔的制造方法，其特征在于:步骤七中填充金属为钨。

百度查询： 上海华力集成电路制造有限公司 接触孔的制造方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD