申请/专利权人：三星电子株式会社

申请日：2021-09-22

公开（公告）日：2022-04-12

公开（公告）号：CN114333946A

主分类号：G11C16/04(20060101)

分类号：G11C16/04(20060101);G06F13/38(20060101)

优先权：["20200929 KR 10-2020-0127525","20210209 KR 10-2021-0018531"]

专利状态码：在审-实质审查的生效

法律状态：2023.09.22#实质审查的生效;2022.04.12#公开

摘要：一种存储器件包括存储单元阵列、页面缓冲器、控制逻辑电路、多个输入输出引脚、数据总线反转DBI引脚和接口电路。所述页面缓冲器连接到所述存储单元阵列。所述控制逻辑电路被配置为控制所述存储单元阵列的操作。所述多个输入输出引脚从所述控制器接收多个数据信号。所述DBI引脚从所述控制器接收DBI信号。所述接口电路对来自所述数据信号和DBI信号的具有逻辑值1的位的第一数量和具有逻辑值0的位的第二数量进行计数，并且基于所述第一数量和所述第二数量向所述页面缓冲器或所述控制逻辑电路提供所述数据信号。

主权项：1.一种存储器件，所述存储器件包括：存储单元阵列，所述存储单元阵列包括多个存储单元；页面缓冲器，所述页面缓冲器连接到所述存储单元阵列；控制逻辑电路，所述控制逻辑电路被配置为控制所述存储单元阵列的操作；多个输入输出引脚，所述多个输入输出引脚被配置为从控制器分别接收多个数据信号；DBI引脚，所述DBI引脚被配置为从所述控制器接收DBI信号，所述DBI即数据总线反转；以及接口电路，所述接口电路被配置为：对来自所述多个数据信号和所述DBI信号的具有逻辑值1的位的第一数量和具有逻辑值0的位的第二数量进行计数，并且基于所述第一数量和所述第二数量，向所述页面缓冲器或所述控制逻辑电路提供所述多个数据信号。

全文数据：

权利要求：

百度查询： 三星电子株式会社 支持DBI接口的存储器件和存储器件的操作方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD