申请/专利权人：哈尔滨工业大学

申请日：2022-06-14

公开（公告）日：2022-09-20

公开（公告）号：CN115080206A

主分类号：G06F9/48

分类号：G06F9/48;G06F9/50;G06F13/42;G06F15/163;G01S7/02

优先权：

专利状态码：有效-授权

法律状态：2023.08.08#授权;2022.10.11#实质审查的生效;2022.09.20#公开

摘要：一种基于多线程机制的高速回波数据实时记录系统及记录方法，本发明涉及基于多线程机制的高速回波数据实时记录系统及记录方法。本发明的目的是为了解决现有方法无法实现将不同接口产生的大量高速回波数据实时准确记录下来的问题。系统包括：一块高速数据采集板卡和上位机；板卡包括FPGA、DDR、外设接口；上位机包括PCIe插槽、硬盘、用户软件；上位机内部设有的用户软件使用多线程机制，对多个任务进行分割，在多核处理器中，每个处理器各自执行一个线程，多个任务能够并行执行；多线程机制包括主线程和辅助线程；主线程用于用户界面的显示、更新、用户操作的响应；辅助线程用于采集，缓存，写入硬盘。本发明用于电子测量技术领域。

主权项：1.一种基于多线程机制的高速回波数据实时记录系统，其特征在于：所述系统包括：一块高速数据采集板卡和上位机；板卡包括FPGA、DDR、外设接口；上位机PC主要包括PCIe插槽、硬盘、用户软件；所述FPGA用于实现网口、光纤、PCIe外设接口的连接以及数据的采集和传输功能；所述DDR用于增加数据传输带宽，负责FPGA接收数据的第一级缓存；所述上位机PC内部设有的PCIe插槽用于连接数据采集板卡；所述上位机PC内部设有的硬盘用于数据的存储；所述上位机PC内部设有的用户软件用于控制数据采集板卡；所述上位机PC内部设有的用户软件是基于NationalInstrument的LabWindowsCVI平台设计的；在LabWindowsCVI软件中使用多线程机制，对多个任务进行分割，在多核处理器中，每个处理器各自执行一个线程，多个任务能够并行执行；所述多线程机制包括主线程和辅助线程；所述主线程mainthread用于用户界面的显示、更新、用户操作的响应；所述辅助线程workerthread用于采集，缓存，写入硬盘；所述辅助线程包括辅助线程workerthread1、辅助线程workerthread2和辅助线程workerthread3；所述thread为线程；为接收的数据开辟N个数据缓存区buffer，每个数据缓存区buffer的容量是1帧，并把数据缓存区buffer的首地址存储在数组队列中；所述数组队列中存储buffer的id，写辅助线程workerthread2从buffer0开始写，每写完1个buffer就把对应的id写入到队列中，读辅助线程workerthread3从队列中取出buffer已经写满的id，然后从对应的buffer中读取数据并写入磁盘；所述thread1用于读取板卡的state_fifo，如果为空，等待更新；如果不空，则把数据state_data写入到对应的命令cmd_fifo和Queuecmd中，通过数据采集板卡的PCI-e总线将数据传输给上位机PC；所述thread2用于令i＝0，从Queue中读取命令cmd，根据命令cmd的值选择把C2H的数据读入到data[cmd]的buffer[data[cmd]i]中，读完后把data[cmd]i写入队列，判断i取值是否为N-1，是，结束；否，令i＝i+1，继续从Queue中读取命令cmd，根据命令cmd的值选择把C2H的数据读入到data[cmd]的buffer[data[cmd]i]中，读完后把data[cmd]i写入队列；所述Thread3用于从队列取出buffer的id，然后把该buffer中的数据写入到硬盘中，判断i取值是否为N-1，是，结束；否，令i＝i+1，继续从队列取出buffer的id，然后把该buffer中的数据写入到硬盘中，直至i取值是N-1；N为数据缓存区buffer的个数。

全文数据：

权利要求：

百度查询： 哈尔滨工业大学 一种基于多线程机制的高速回波数据实时记录系统及记录方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD