申请/专利权人：展讯通信(上海)有限公司

申请日：2016-12-27

公开（公告）日：2023-01-06

公开（公告）号：CN110474628B

主分类号：H03K19/00

分类号：H03K19/00;H03K19/094;H03K21/00

优先权：

专利状态码：有效-授权

法律状态：2023.01.06#授权;2019.12.13#实质审查的生效;2019.11.19#公开

摘要：锁存器和分频器，锁存器包括第一逻辑单元、第二逻辑单元、第三逻辑单元、第四逻辑单元和控制单元；第一逻辑单元与第二逻辑单元结构相同，第三逻辑单元和第四逻辑单元结构相同，且第一逻辑单元和第三逻辑单元串联连接在参考电源与参考地线之间，第二逻辑单元和第四逻辑单元串联连接在参考电源与参考地线之间；控制单元，适于在所述锁存器处于预设的工作条件时，控制所述第一逻辑单元与所述第三逻辑单元所在的电流通路或者第二逻辑单元与第四逻辑单元所在的电流通路断开。上述的方案，可以降低高速二分频器电路的锁存器在静态和动态工作条件下的功耗。

主权项：1.一种锁存器，其特征在于，包括第一逻辑单元、第二逻辑单元、第三逻辑单元、第四逻辑单元和控制单元；所述第一逻辑单元与所述第二逻辑单元结构相同，所述第三逻辑单元和第四逻辑单元结构相同，且所述第一逻辑单元和第三逻辑单元串联连接在参考电源与参考地线之间，所述第二逻辑单元和所述第四逻辑单元串联连接在参考电源与参考地线之间；所述控制单元，适于在所述锁存器处于预设的工作条件下时，控制所述第一逻辑单元与所述第三逻辑单元所在的电流通路或者第二逻辑单元与第四逻辑单元所在的电流通路断开；其中，所述控制单元，适于在所述锁存器的输入时钟信号上升的瞬间，以及在所述锁存器的时钟信号输出端的信号和反相时钟信号输出端的信号稳定时，控制所述第一逻辑单元与所述第三逻辑单元所在的电流通路或者第二逻辑单元与第四逻辑单元所在的电流通路断开。

全文数据：

权利要求：

百度查询： 展讯通信(上海)有限公司 锁存器和分频器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD