申请/专利权人：成都子辰时频科技有限公司

申请日：2023-02-10

公开（公告）日：2023-05-09

公开（公告）号：CN218995898U

主分类号：G04G7/00

分类号：G04G7/00

优先权：

专利状态码：有效-授权

法律状态：2023.05.09#授权

摘要：本实用新型公开了基于FPGA的高精度IRIG‑BAC时间码生成器，涉及时间同步技术领域，包括FPGA核心模块、高精度DA转换模块、超低噪声放大模块和IRIG‑BAC输出模块，FPGA核心模块用于接收、解调以及输出参考时间信息，高精度DA转换模块用于将参考时间信息进行高精度低噪声DA转换，生成高精度模拟时间信号，超低噪声放大模块用于对高精度模拟时间信号进行超低噪声放大和低通滤波，抑制经过放大后的信号噪声，IRIG‑BAC输出模块用于根据超低噪声放大模块处理后的高精度模拟时间信号生成IRIG‑BAC波形，通过2阶Π型滤波器低通滤波后输出信号和信号并输出；基于FPGA的高精度IRIG‑BAC时间码生成器输出的IRIG‑BAC时间码噪声小、波形还原度高、同步精度高、可实现100ns级别，且调试难度小，交付周期短。

主权项：1.基于FPGA的高精度IRIG-BAC时间码生成器，其特征在于，包括：FPGA核心模块；FPGA核心模块用于接收、解调以及输出参考时间信息；高精度DA转换模块；高精度DA转换模块用于将参考时间信息进行高精度低噪声DA转换，生成高精度模拟时间信号，FPGA核心模块的信号输出端与高精度DA转换模块的信号输入端连接；超低噪声放大模块；超低噪声放大模块用于对高精度模拟时间信号进行超低噪声放大和低通滤波，高精度DA转换模块的信号输出端与超低噪声放大模块的信号输入端连接；IRIG-BAC输出模块；IRIG-BAC输出模块用于根据超低噪声放大模块处理后的高精度模拟时间信号生成IRIG-BAC波形，超低噪声放大模块的信号输出端与IRIG-BAC输出模块的信号输入端连接。

全文数据：

权利要求：

百度查询： 成都子辰时频科技有限公司 基于FPGA的高精度IRIG-BAC时间码生成器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD