申请/专利权人:深圳市中兴微电子技术有限公司
申请日:2021-11-29
公开(公告)日:2023-05-30
公开(公告)号:CN116185925A
主分类号:G06F13/42
分类号:G06F13/42;H03K5/156
优先权:
专利状态码:在审-公开
法律状态:2023.05.30#公开
摘要:本公开提供一种时钟链路,所述时钟链路包括多级缓冲模块和多个时钟信号输出端,每个所述时钟信号输出端均对应有相应的缓冲模块,所述时钟信号输出端与相应的缓冲模块的输出端电连接;所述缓冲模块用于对输入至该缓冲模块的时钟信号进行整形,以获得满足与该缓冲模块对应的时序要求的输出时钟信号,在相邻两级缓冲模块中,后一级缓冲模块的输入端与前一级缓冲模块的输出端电连接,且后一级缓冲模块输出的时钟信号相对于输入至第一级缓冲模块的时钟信号的时延大于前一级缓冲模块输出的时钟信号相对于输入至第一级缓冲模块的时钟信号的时延。本公开还提供一种电子设备。
主权项:1.一种时钟链路,其特征在于,所述时钟链路包括多级缓冲模块和多个时钟信号输出端,每个所述时钟信号输出端均对应有相应的缓冲模块,所述时钟信号输出端与相应的缓冲模块的输出端电连接;所述缓冲模块用于对输入至该缓冲模块的时钟信号进行整形,以获得满足与该缓冲模块对应的时序要求的输出时钟信号,在相邻两级缓冲模块中,后一级缓冲模块的输入端与前一级缓冲模块的输出端电连接,且后一级缓冲模块输出的时钟信号相对于输入至第一级缓冲模块的时钟信号的时延大于前一级缓冲模块输出的时钟信号相对于输入至第一级缓冲模块的时钟信号的时延。
全文数据:
权利要求:
百度查询: 深圳市中兴微电子技术有限公司 时钟链路、电子设备
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。