申请/专利权人：重庆邮电大学

申请日：2023-04-20

公开（公告）日：2023-07-14

公开（公告）号：CN116437097A

主分类号：H04N19/34

分类号：H04N19/34;H04N19/436;H04N19/423;H04N19/124;H04N19/132;H04N19/182;H04N19/60;H04N19/91;H04N19/93;H04N19/96

优先权：

专利状态码：在审-实质审查的生效

法律状态：2023.08.01#实质审查的生效;2023.07.14#公开

摘要：本发明涉及一种基于FPGA的LCEVC视频编码装置，属于视频编码领域，包括存储模块、读写模块、控制模块、接口模块、上采样模块、做差模块、转换模块、量化模块、熵编码模块。FPGA最小运行单元包括作为视频编码处理器的XilinxZynqUltraScale+XCZU9EG‑2FFVB1156EMPSoC系列FPGA芯片、存储模块、DDR4SDRAM和AXI总线。FPGA芯片分别与其相连。本发明提出了一种视频编码方法并对其熵编码进行优化，即将熵编码原有的RLE编码+Huffman编码替换成RLE+rANS编码，利用ANS的优点，在保持高压缩率的同时还保持了低复杂度。

主权项：1.一种基于FPGA的LCEVC视频编码装置，其特征在于：包括：存储模块：用于存储输入的视频图像数据以及相关模块的计算结果；读写模块：用于对存储模块中的数据进行读出和写入，读写模块通过转换用户接口与AXI接口访问存储模块；包含读写两个模块，在读写模块中设计FIFO模块用于缓存输入与输出的数据，用户接口利用读写长度接口、读写起始地址、读写使能信号、读写数据、读写数据有效、读写最后数据标志、读写准备信号信号所组成，用户通过输入读写起始地址以及读写长度利用AXI的突发读写功能将读写的数据持续性地从存储模块中读出；控制模块：用于控制各模块工作；接口模块：用于缓存上采样模块、做差模块读出与写入存储模块时的数据，并与上采样模块、做差模块进行数据交互，接口模块中的数据读写由控制模块控制；上采样模块：通过AXI总线协议与存储模块连接，由垂直采样模块、水平采样模块及RAM组成，先进行垂直上采样，再将垂直方向上的采样结果存入移位寄存器中，当移位寄存器中有4个数据后，将这4个数据进行水平采样并输出结果，上采样模块通过接口模块从存储模块的原始数据进行处理，并将处理完成后的数据通过接口模块进行缓存，最终进入存储模块中；做差模块：用于将输入数据与上采样模块输出的数据相减，得到残差数据，做差模块通过接口模块从存储模块中得到上采样后的数据与原始数据，做差后的数据进入接口模块中已被下次使用，同时将残差数据送入转换模块中进行后续处理；转换模块：用于对残差数据进行计算，将残差数据从空间域中的像素形式转换至变换域；量化模块：由cal_QMC模块、cal_DSW模块、cal_DZ模块和cal_quat模块构成；c所述al_QMC模块用于计算量化矩阵系数QMC，所述cal_DSW模块用于计算直接量化步长，所述cal_DZ模块用于计算量化死区，所述cal_Quat用于根据转换输出及相关参数计算量化输出；熵编码模块：由行程编码模块和霍夫曼编码模块构成；所述行程编码模块由输入数据处理单元、统计模块和编码模块构成；所述输入数据处理单元用于输入数据，所述统计模块1用于分析输入的数据，对输入数据中的residual和zeros进行统计，所述编码模块用于对统计得到的residual和zeros进行编码，编码后得到不同状态下的码本值；所述霍夫曼编码模块由统计模块2、排序模块和二叉树编码模块构成，所述统计模块2用于统计输入数据的重复出现的次数，所述排序模块用于对统计后的数据进行排序，所述二叉树编码模块用于将排序模块的输出形成二叉树从而进行编码；码流组织模块：用于对压缩码流进行打包，数据包由包头和包体两部分组成，包头包括霍夫曼编码的码流头信息，这些信息按照RLE编码后的state的顺序依次写入；包体包含霍夫曼编码后的结果。

全文数据：

权利要求：

百度查询： 重庆邮电大学 基于FPGA的LCEVC视频编码装置及方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD