申请/专利权人：英特尔公司

申请日：2019-10-09

公开（公告）日：2024-01-05

公开（公告）号：CN117349584A

主分类号：G06F17/16

分类号：G06F17/16;G06F9/30

优先权：["20181109 US 16/186,387"]

专利状态码：在审-实质审查的生效

法律状态：2024.01.23#实质审查的生效;2024.01.05#公开

摘要：本申请公开了实行16位浮点矩阵点积指令的系统和方法。所公开的实施例涉及计算图块操作数中的半字节的点积。在一个示例中，处理器包括：解码电路，用以解码图块点积指令，该指令具有针对操作码的字段、用以标识M×N目的地矩阵的目的地标识符、用以标识M×K第一源矩阵的第一源标识符，以及用以标识K×N第二源矩阵的第二源标识符，每一个矩阵包含双字元素；以及执行电路，用以执行经解码的指令以对指定的目的地矩阵的每个元素m，n实行K倍流程，从而通过将指定的第一源矩阵的双字元素M，K的每个半字节乘以指定的第二源矩阵的双字元素K，N的对应半字节来生成八个乘积，并且将八个乘积与双字元素的先前内容进行累加和饱和。

主权项：1.一种处理单元，包括：获取电路，用于获取指令；解码电路，用于对所述指令解码，所述指令具有第一字段、第二字段和第三字段，所述第一字段用于指定与具有M行乘N列的32位单精度浮点数据元素的第一矩阵对应的多个数据元素的第一存储位置，所述第二字段用于指定与具有M行乘K列的、具有bfloat16格式的16位浮点数据元素对的第二矩阵对应的多个数据元素的第二存储位置，所述第三字段用于指定与具有K行乘N列的、具有bfloat16格式的16位浮点数据元素对的第三矩阵对应的多个数据元素的第三存储位置；以及执行电路，与所述解码电路耦合，所述执行电路用于针对所述第二矩阵的M行中的每个行m且针对所述第三矩阵的N列中的每个列n执行与所述指令对应的操作，以：将与所述第二矩阵的所述行m对应的K对16位浮点数据元素转换为K对32位浮点数据，并且将与所述第三矩阵的所述列n对应的K对16位浮点数据元素转换为K对32位浮点数据元素；将与所述行m对应的K个偶数32位浮点数据元素和与所述列n对应的K个偶数32位浮点数据元素相乘以生成K个偶数乘积，并且将与所述行m对应的K个奇数32位浮点数据元素和与所述列n对应的K个奇数32位浮点数据元素相乘以生成K个奇数乘积；将所述K个偶数乘积和所述K个奇数乘积与对应于所述第一矩阵的M行中的行m且对应于N列中的列n的32位单精度浮点数据元素累加，以生成结果32位单精度浮点数据元素；以及将所述结果32位浮点数据元素存储在所述第一存储位置的、与所述第一矩阵的所述行m和所述列n对应的位置中。

全文数据：

权利要求：

百度查询： 英特尔公司 实行16位浮点矩阵点积指令的系统和方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD