申请/专利权人：华中科技大学

申请日：2023-10-20

公开（公告）日：2024-01-09

公开（公告）号：CN117375633A

主分类号：H03M13/11

分类号：H03M13/11

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.01.26#实质审查的生效;2024.01.09#公开

摘要：本发明公开了一种基于高层次综合的QC‑LDPC编码器，属于编码器设计领域，包括：依次连接的数据输入模块、编码计算模块和数据输出模块；编码计算模块包括：矩阵乘结果寄存器，以及M×N个子矩阵编码单元形成的M行N列的编码阵列；各子矩阵编码单元包括：z位循环移位寄存器和计算门电路，用于实现z×z子矩阵循环编码；数据输入模块用于整体读入一帧待编码数据字；编码计算模块用于：循环从待编码数据字中每隔z‑1位挑选出一位数据，对筛选出的数据进行并行编码，直至完成对待编码数据字的循环并行编码，输出编码后的校验位，组合待编码数据字和校验位得到编码后数据字并通过数据输出模块输出。降低了QC‑LDPC编码器的硬件消耗，并提高其编码速率。

主权项：1.一种基于高层次综合的QC-LDPC编码器，其特征在于，包括：依次连接的数据输入模块、编码计算模块和数据输出模块；所述编码计算模块包括：矩阵乘结果寄存器，以及M×N个子矩阵编码单元形成的M行N列的编码阵列；其中，N等于QC-LDPC码的基矩阵的行数，M等于基矩阵的列数与行数之差；各所述子矩阵编码单元包括：存储有QC-LDPC码的生成矩阵中的一行的z位循环移位寄存器，以及输入端连接所述z位循环移位寄存器的计算门电路，用于实现z×z子矩阵循环编码；其中，z为QC-LDPC码的扩展因子；所述数据输入模块用于整体读入一帧待编码数据字；所述编码计算模块用于：从所述待编码数据字中每隔z-1位挑选出一位数据，并对筛选出的数据进行并行编码，循环进行挑选数据和并行编码，直至完成对所述待编码数据字的循环并行编码，输出编码后的校验位，组合所述待编码数据字和所述校验位得到编码后数据字；所述数据输出模块用于整体输出所述编码后数据字。

全文数据：

权利要求：

百度查询： 华中科技大学 一种基于高层次综合的QC-LDPC编码器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD