申请/专利权人：芯动微电子科技(武汉)有限公司

申请日：2022-12-29

公开（公告）日：2024-02-23

公开（公告）号：CN116248956B

主分类号：H04N21/4402

分类号：H04N21/4402;G06F13/28;G06F5/06;H04N21/433

优先权：

专利状态码：有效-授权

法律状态：2024.02.23#授权;2023.06.27#实质审查的生效;2023.06.09#公开

摘要：本发明公开了一种灵活优化带宽的多OSD视频叠加的方法及装置，所述方法包括获取基础图层在DDR的基地址、分辨率、输入数据格式、裁剪尺寸，以及第一OSD在DDR的基地址、分辨率、输入数据格式、颜色空间转换系数、合并融合后的尺寸，通过APB总线下发配置；通过AXI总线将DDR模块的数据搬运至基础图层和OSD各自对应的DMAR通道控制单元，通过图层叠加融合模块进行融合叠加；将融合后的数据写入输出缓存队列模块内，并通过DMAW模块将第一OSD与基础图层融合后的数据存入DDR模块内，本发明将各OSD逐一与基础图层进行叠加处理，各OSD使用同一个DMAR通道，避免了多个DMAR通道并行所导致带宽需求严重的问题。

主权项：1.一种灵活优化带宽的多OSD视频叠加的方法，其特征在于，包括：获取基础图层在DDR中的基地址、分辨率、输入数据格式和裁剪尺寸，以及获取第一OSD在DDR中的基地址、分辨率、输入数据格式、颜色空间转换系数和合并融合后的尺寸，并通过APB总线对需要写入DDR基地址的参数进行下发配置；通过AXI总线将DDR模块中的数据搬运至基础图层的DMAR通道控制单元和OSD的DMAR通道控制单元内，并通过图层叠加融合模块进行融合叠加；将融合后的数据写入输出缓存队列模块内，并通过DMAW模块将第一OSD与基础图层融合后的数据存入DDR模块内，以完成第一OSD的叠加；对除第一OSD外的其它OSD的叠加，包括：按照从内到外的叠加顺序对各OSD进行排序，并按照前一OSD、后一OSD的顺序依次实现所有OSD的叠加；其中，当前一OSD完成叠加完成后，便触发后一OSD实施叠加指令，以便于所有OSD的叠加过程沿用相同的DMAR通道。

全文数据：

权利要求：

百度查询： 芯动微电子科技(武汉)有限公司 一种灵活优化带宽的多OSD视频叠加的方法及装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD