申请/专利权人：西安富成防务科技有限公司

申请日：2023-12-28

公开（公告）日：2024-03-22

公开（公告）号：CN117749144A

主分类号：H03K5/156

分类号：H03K5/156;G06F30/32

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.09#实质审查的生效;2024.03.22#公开

摘要：一种基于脉冲功放快速跳变栅压装置，包括高速处理逻辑单元FPGACPLD电路，高速处理逻辑单元FPGACPLD电路的串口或SPI端口与接口模块相连；高速处理逻辑单元FPGACPLD电路的通用IO输出端与高速DAC电路相连；高速DAC电路与高速运算放大器相连；高速处理逻辑单元FPGACPLD电路的系统时钟输入端与时钟电路相连；高速DAC电路的采样时钟输入端与时钟电路相连；时钟电路的参考输入端与晶体振荡器的输出端相连；一种基于脉冲功放快速跳变栅压装置的设计方法，步骤1，设计高速处理逻辑单元FPGACPLD电路；步骤2，设计高速DAC电路；步骤3，设计高速运算放大器电路；步骤4，设计时钟电路；步骤5，将设计的高速处理逻辑单元FPGACPLD电路、高速DAC电路、高速运算放大器电路及时钟电路按顺序连接。

主权项：1.一种基于脉冲功放快速跳变栅压装置，其特征在于，包括有高速处理逻辑单元FPGACPLD电路，高速处理逻辑单元FPGACPLD电路的串口或SPI端口与接口模块相连；高速处理逻辑单元FPGACPLD电路的通用IO输出端与高速DAC电路相连；高速DAC电路与高速运算放大器相连；高速处理逻辑单元FPGACPLD电路的系统时钟输入端与时钟电路相连；高速DAC电路的采样时钟输入端与时钟电路相连；时钟电路的参考输入端与晶体振荡器的输出端相连。

全文数据：

权利要求：

百度查询： 西安富成防务科技有限公司 一种基于脉冲功放快速跳变栅压装置及设计方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD