申请/专利权人：沐曦集成电路(南京)有限公司

申请日：2023-12-14

公开（公告）日：2024-03-22

公开（公告）号：CN117407181B

主分类号：G06F9/52

分类号：G06F9/52;G06T1/20;G06T1/60

优先权：

专利状态码：有效-授权

法律状态：2024.03.22#授权;2024.02.02#实质审查的生效;2024.01.16#公开

摘要：本发明提供一种基于屏障指令的异构计算进程同步方法及系统，属于数据处理领域，该方法包括：在第一处理器指令缓存区中插入屏障指令，屏障指令包括指令操作码、写地址、写数据，响应于接收到屏障指令，对屏障指令进行解析，得到屏障指令的写地址和写数据，基于写地址将写数据写入存储器，响应于第二处理器与第一处理器进程同步，从写地址中读取数据，比较读取数据与写数据是否相同，若是，则表示第一处理器执行到达同步点，完成同步操作，若否，则表示第一处理器还未执行到达同步点，第二处理器执行其他任务或者继续等待第一处理器运行到同步点。本发明有效降低了系统复杂度，不会增加系统响应时间，支持异构加速器片上各子系统间不同进程的同步。

主权项：1.一种基于屏障指令的异构计算进程同步方法，其特征在于，所述方法包括：在第一处理器指令缓存区中插入屏障指令，所述屏障指令包括指令操作码、写地址、写数据，所述指令缓存区为FIFO结构，所述指令操作码用于区分屏障指令和其他指令，响应于接收到屏障指令，对屏障指令进行解析，得到屏障指令的写地址和写数据，基于写地址将所述写数据写入存储器，其中，在第一处理器指令缓存区中插入屏障指令后，第二处理器即时获知所述屏障指令的写地址和写数据，响应于第二处理器与第一处理器进程同步，从所述写地址中读取数据，比较所述读取数据与所述写数据是否相同，若是，则表示第一处理器执行到达同步点，完成同步操作，若否，则表示第一处理器还未执行到达同步点，第二处理器执行其他任务或者继续等待第一处理器运行到同步点，其中，所述第一处理器与所述第二处理器互为异构加速器，所述第二处理器为CPU。

全文数据：

权利要求：

百度查询： 沐曦集成电路(南京)有限公司 一种基于屏障指令的异构计算进程同步方法及系统

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD