申请/专利权人:特斯拉公司
申请日:2018-06-20
公开(公告)日:2024-03-22
公开(公告)号:CN111095242B
主分类号:G06F17/16
分类号:G06F17/16;G06F15/16
优先权:["20170724 US 62/536,399","20170920 US 15/710,433","20180201 US 62/625,251","20180313 US 15/920,156"]
专利状态码:有效-授权
法律状态:2024.03.22#授权;2022.05.17#著录事项变更;2020.05.29#实质审查的生效;2020.05.01#公开
摘要:一种微处理器系统包括计算阵列和向量计算单元。该计算阵列包括多个计算单元。该向量计算单元与计算阵列通信并且包括多个处理元件。处理元件被配置为从计算阵列接收输出数据元素,并且并行处理所接收的输出数据元素。
主权项:1.一种微处理器系统,包括:计算阵列,所述计算阵列包括多个计算单元,其中所述多个计算单元被分组到多个通道中,所述多个通道包括多个先进先出FIFO队列,其中每个通道包括被布置成列的计算单元子集,所述计算单元子集形成所述多个FIFO队列中的单独FIFO队列,并且其中所述多个计算单元的至少子集被配置为并行接收来自向量输入模块的数据元素的行;向量计算单元,所述向量计算单元与所述计算阵列通信,所述向量计算单元包括多个处理元件,其中每个处理元件被连接到所述多个计算单元的最后一行中的对应的计算单元,其中所述FIFO队列并行操作,并且将通过所述多个FIFO队列而被接收的所述数据元素的行移位到所述向量计算单元,使得所述数据元素的行被并行移位通过所述多个FIFO队列,并且所述数据元素的行中的每个数据元素被并行地从所述多个计算单元的所述最后一行提供到对应的所述处理元件,其中所述向量计算单元被配置为处理从所述多个计算单元的所述最后一行接收的所述数据元素的行,以形成处理结果。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。