申请/专利权人：电子科技大学

申请日：2024-01-03

公开（公告）日：2024-04-02

公开（公告）号：CN117812025A

主分类号：H04L49/109

分类号：H04L49/109;H04L49/101;H04L49/25;H04L49/90

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.04.19#实质审查的生效;2024.04.02#公开

摘要：本发明属于片上网络路由技术领域，具体涉及一种用于多核片上网络的路由器及路由方法。本发明包括数据缓存模块、邻接矩阵模块和时钟门控模块；所述数据缓存模块由N个FIFO存储器构成，分别与N个源核心相连，所述邻接矩阵模块的输入与数据缓存模块的输出连接，邻接矩阵模块的输出与N个目的核心相连，邻接矩阵模块用于选择数据缓存模块与目的核心之间的连接通路；所述时钟门控模块的输入信号为输入时钟和门控使能，通过门控使能控制路由器是否工作。本发明的控制逻辑简单、参数所占内存小，具有更小的面积开销；采用了低功耗设计、具有更小的功耗开销；能够在多核系统中灵活配置数据传输路径，具有弹性和可扩展性。

主权项：1.一种用于多核片上网络的路由器，其特征在于，包括数据缓存模块、邻接矩阵模块和时钟门控模块；所述数据缓存模块由N个FIFO存储器构成，分别与N个源核心相连，每个FIFO存储器用于存储与之相连的源核心的数据；所述邻接矩阵模块的输入与数据缓存模块的输出连接，邻接矩阵模块的输出与N个目的核心相连，邻接矩阵模块用于选择数据缓存模块与目的核心之间的连接通路，选择方法为：定义邻接矩阵模块的控制参数矩阵为N×N比特，并且控制参数矩阵的行对应源核心，控制参数矩阵的列对应目的核心，行列交汇处的1比特参数用于代表对应行列的源核心和目的核心通路是否选通，设定该1比特参数为1时代表路径选通，为0代表路径不通；所述时钟门控模块的输入信号为输入时钟和门控使能，在门控使能为0时时钟门控模块输出低电平信号，使得路由器停止工作，在门控使能为1时时钟门控模块输出正常时钟信号，使得路由器正常工作。

全文数据：

权利要求：

百度查询： 电子科技大学 一种用于多核片上网络的路由器及路由方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD