申请/专利权人:北京中电华大电子设计有限责任公司
申请日:2024-01-02
公开(公告)日:2024-04-05
公开(公告)号:CN117829040A
主分类号:G06F30/32
分类号:G06F30/32;G06F30/34;G06F15/78
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.04.23#实质审查的生效;2024.04.05#公开
摘要:本发明提出了一种可重构指令cache的硬件低功耗设计方法。针对不同cpu的软件编译特性,以及整个应用程序不同阶段编译出的指令特征,提供检测不同程序段对不同cache优化策略适配性的软件环境,结合软件环境给出的cache不同分支的占比,并根据公式的计算,得出是否做标志tagram预取操作的参数,实现不同的程序段动态重构cache的硬件架构,达到最大化降低功耗的目的。
主权项:1.一种基于可重构的指令cache的低功耗设计方法,其特征在于,包含检测不同程序段对cache优化策略适配性的软件环境S1和硬件可重构低功耗cacheS2;其中软件环境S1对各个指令分支发生的概率进行统计,判定是否使能标志tag预访问,将结果作为参数传递给硬件可重构低功耗cacheS2,硬件可重构低功耗cacheS2根据参数决定是否进行标志tag的预取操作,重构cache的硬件架构,通过此种架构,解决传统cache无法兼容不同cpu的编译特性,解决同一软件应用程序无法动态改变cache结构,从而达到最大化降低功耗目的。
全文数据:
权利要求:
百度查询: 北京中电华大电子设计有限责任公司 一种基于可重构指令cache的低功耗设计方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。