申请/专利权人：天津大学

申请日：2024-01-10

公开（公告）日：2024-04-16

公开（公告）号：CN117892668A

主分类号：G06F30/34

分类号：G06F30/34;G06F17/10

优先权：

专利状态码：在审-公开

法律状态：2024.04.16#公开

摘要：本发明公开了一种基于FPGA的艾伦方差快速计算方法，该检测技术将经过气体吸收后的光强信号进行ADC采集后，在FPGA内部将光强信号进行解调，解调后的数据实时缓存到DDR内存模块中，计算模块通过并行运算得到艾伦方差，并将计算结果发送至上位机进行显示。本发明在进行吸收波形数据解调的同时，通过四路并行运算实时计算出解调数据的艾伦方差，该方法相较于现有方法具有计算速度快，实时性较好的优点。

主权项：1.一种基于FPGA的艾伦方差快速计算方法，其特征在于包括ADC模块，驱动模块，ZOOM模块，解调模块，控制模块，计算模块，上位机模块，其中：ADC模块用于对气体吸收后的光强信号进行采集，ADC采样率记为f1，采集数据ADC_DATA和对应的数据使能信号DATA_VALID发送到驱动模块；驱动模块用于驱动ADC进行正常的数据采集，并将收到的数据ADC_DATA和数据使能信号DATA_VALID同时发送至ZOOM模块；ZOOM模块用于对数据ADC_DATA进行抽点，抽点后的数据ADC_ZOOM发送至解调模块；解调模块将收到的ADC_ZOOM与正弦信号SIN_DATA相乘，并将计算结果通过低通滤波器，计算结果记为LIA_DATA，当解调模块接收到控制模块发送的指令STO_VALID＝1时，解调模块将数据LIA_DATA和对应的数据使能LIA_VALID发送到DDR模块中；DDR模块用来对解调的数据进行缓存，当解调模块发送的LIA_VALID信号有效时，DDR模块将数据LIA_DATA缓存在DDR中；当DDR模块数据存满设定深度N时，发送STO_FULL＝1给控制模块；当控制模块发送READ_VALID信号有效时，将数据从DDR模块中读出，并将数据DATA_OUT和数据使能DATA_OUT_VALID＝1发送至计算模块；控制模块用于操作DDR模块的读写状态，同时控制计算模块的运算过程与数据缓存，其内部是一个状态机，包括空闲IDLE状态、存储STO状态、平均AVE状态、读取地址ADDR状态、读取数据READ状态共5个状态；当状态机工作在空闲IDLE状态时，发送STO_VALID＝0给解调模块，发送ALLAN_READ＝0给计算模块，同时计数值GAP＝0；当控制模块接收到上位机发送的START_VALID＝1时，控制模块发送STO_VALID＝1给解调模块，同时状态机由IDLE状态跳变至存储STO状态；当状态机工作在存储STO状态时，当接收到DDR模块发送的STO_FULL＝1时，状态机由STO状态跳变至平均AVE状态；当状态机工作在平均AVE状态时，发送READ_VALID＝1给DDR模块，从0地址中开始读取DDR中数据；当控制模块接收到计算模块发送的计数值DEPTH＝N时，状态机由AVE状态跳变至读取地址ADDR状态；当状态机工作在读取地址ADDR状态时，计数值GAP＝GAP+4；当计数值GAP≥N4时，状态机由ADDR状态跳变至读取数据READ状态；当计数值GAP＜N4时，状态机由ADDR状态跳变至平均AVE状态；当状态机工作在读取数据READ状态时，输出ALLAN_READ＝1给计算模块；当计算模块输出ALLAN_ENPTY＝1时，状态机由READ状态跳变至空闲IDLE状态；计算模块内部由CH0、CH1、CH2、CH3四条数据链路同时进行数据处理，当计算模块收到DDR模块发送的使能信号DATA_OUT_VALID＝1时，对输入DATA_OUT数据进行计数，每读取一个数据值，计数值DEPTH＝DEPTH+1，同时DATA_OUT被同步送入CH0、CH1、CH2、CH3进行数据处理；在CH0通道中，每M个数据进行一次平均，然后存入到FIFO_0中；在CH1通道中，每M+1个数据进行一次平均，然后存入到FIFO_1中；在CH2通道中，每M+2个数据进行一次平均，然后存入到FIFO_2中；在CH3通道中，每M+3个数据进行一次平均，然后存入到FIFO_3中，M默认初始值为2；当DEPTH＝N时，同时将FIFO_0、FIFO_1、FIFO_2、FIFO_3内数据读出，分别送入STD_0、STD_1、STD_2、STD_3计算相邻数据的差值方差，并将计算结果依次存入到FIFO_ALLAN中，并且M＝M+1，DEPTH＝0，并且重新对DDR中读出数据进行计数；当收到ALLAN_READ＝1时，将FIFO_ALLAN中的数据ALLAN_DATA发送至上位机，当FIFO_ALLAN读空时，发送ALLAN_ENPTY＝1给控制模块，同时将M＝2；上位机模块用于将接收到的数据ALLAN_DATA进行显示。

全文数据：

权利要求：

百度查询： 天津大学 一种基于FPGA的艾伦方差快速计算方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD