申请/专利权人：华南理工大学

申请日：2022-02-28

公开（公告）日：2024-04-16

公开（公告）号：CN114580627B

主分类号：G06N3/063

分类号：G06N3/063;G06N3/044;G06F17/16

优先权：

专利状态码：有效-授权

法律状态：2024.04.16#授权;2022.06.21#实质审查的生效;2022.06.03#公开

摘要：本发明提供了一种基于变参递归神经网络的FPGA实现方法，包括如下步骤：1将实际问题设计为受多类约束的时变二次规划问题；2将步骤1中的受多类约束的时变二次规划问题通过引入惩罚函数和拉格朗日函数转换为时变矩阵方程，并通过变参收敛微分神经网络进行求解；3将步骤2中的变参收敛微分神经网络映射到FPGA构成求解模块；4确立求解模块的数据格式和底层乘法器；5将步骤4中的已确定好数据格式的模块基于流水线实现；6将步骤5中求得的最优解进行积分，得到二次规划问题的最优解。本发明采用变参收敛微分神经网络对受多类约束的时变二次规划问题进行求解，计算效率大大提高、实时性强，鲁棒性好的优点。

主权项：1.一种基于变参递归神经网络的FPGA实现方法，其特征在于，包括如下步骤：1通过建模将实际问题设计为受多类约束的时变二次规划问题；所述受多类约束的时变二次规划问题表示为：最小化xTtHtxt+btTxt，受约束于Ktxt＝ct、Ztxt≤mt、x-t≤xt≤x+t，其中t是连续的时间，xt为需要求解的值，Ht、bt是构成目标函数的系数矩阵，Kt、ct是构成xt等式关系的系数矩阵，Zt、mt是构成xt单边不等关系的系数矩阵，x-t、x+t是x的上下界；以上的二次规划问题改写为：最小化xTtHtxt+btTxt，受约束于Ktxt＝ct、Jtxt≤dt，其中Jt＝[Zt；E；E]为与时间有关的系数矩阵，dt＝[mt；x+t；-x-t]为与时间有关的系数矩阵，E表示单位矩阵；2将步骤1中的受多类约束的时变二次规划问题通过引入惩罚函数和拉格朗日函数转换为时变矩阵方程，并通过变参收敛微分神经网络进行求解；3将步骤2中的变参收敛微分神经网络映射到FPGA构成求解模块；通过变参收敛微分神经网络进行求解的方式如下： 其中Qt、St、At、yt、gt、ut都为与时间t相关的矩阵，表示对矩阵yt的导数，γ为表示神经网络收敛速率的常数，b表示可调节的参数，Φ·表示神经网络的激活函数，以及： 其中λ表示拉格朗日乘子，p、σ、a是惩罚策略中可调的参数，p＞0，i表示矩阵Zt中元素的个数，分别表示Ht、Kt、Jt对时间t的导数，mit、Zit、Jit分别表示矩阵mit、Zit、Jit的第i项；由上式可以求得时变矩阵方程的最优解y*；变参收敛微分神经网络的电路映射总体分为三个层次，分别为输入层、隐含层以及输出层；输入层是可配置的，包括多个坐标旋转阵列和加减阵列；神经网络的电路映射过程包括：首先，时变二次规划问题求解的总时间T以及三角函数的频率ω配置成输入矩阵的系数，作为输入层的输入；然后由输入矩阵的系数生成惩罚策略因子，再通过数据选择器添加到时变矩阵方程的矩阵系数中，构成隐含层的输入系数；隐含层的输入系数以总线的形式传递到变参递归神经网络的每个环节；在隐含层的每次迭代过程中，均得到时变矩阵方程的解；经过多轮迭代计算，求得变参递归神经网络的数值解；最后，将变参递归神经网络的求解结果传递到输出层；输出层包括接口和输出与外部单元之间的缓冲，输出的数值结果以数据形式输出到通信接口；所述接口包括AXI通信协议以及握手协议；所述缓冲包括电路buffer；4确立步骤3中的求解模块的数据格式和底层乘法器；5将步骤4中的已确定好数据格式的模块在FPGA中基于流水线实现并获得最优解；6将步骤5中求得的最优解进行积分，得到二次规划问题的最优解。

全文数据：

权利要求：

百度查询： 华南理工大学 一种基于变参递归神经网络的FPGA实现方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD