申请/专利权人:三星电子株式会社
申请日:2023-10-23
公开(公告)日:2024-04-26
公开(公告)号:CN117936566A
主分类号:H01L29/06
分类号:H01L29/06;H01L29/78;H01L27/088
优先权:["20221025 KR 10-2022-0138567","20221027 KR 10-2022-0140469"]
专利状态码:在审-公开
法律状态:2024.04.26#公开
摘要:一种半导体器件可以包括:包括有源图案的衬底、在有源图案上的沟道图案、源极漏极图案、栅电极和绝缘图案。沟道图案可以包括彼此间隔开并垂直堆叠的半导体图案。半导体图案中最下面的一个可以是第一半导体图案。源极漏极图案可以连接到半导体图案。栅电极可以在半导体图案上,并且可以包括除了第一半导体图案之外的半导体图案下方的多个内部电极。绝缘图案可以在第一半导体图案和有源图案之间。绝缘图案可以包括电介质图案和保护层。保护层可以在电介质图案和第一半导体图案之间。保护层可以在电介质图案和有源图案之间。
主权项:1.一种半导体器件,包括:包括有源图案的衬底;在所述有源图案上的沟道图案,所述沟道图案包括彼此间隔开并垂直堆叠的多个半导体图案,以及所述多个半导体图案中最下面的半导体图案是第一半导体图案;连接到所述多个半导体图案的源极漏极图案;在所述多个半导体图案上的栅电极,所述栅电极包括在除所述第一半导体图案之外的所述多个半导体图案下方的多个内部电极;以及在所述第一半导体图案和所述有源图案之间的绝缘图案,其中所述绝缘图案包括电介质图案和保护层,所述保护层在所述电介质图案和所述第一半导体图案之间,以及所述保护层在所述电介质图案和所述有源图案之间。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。