申请/专利权人：英特尔公司

申请日：2019-08-26

公开（公告）日：2024-04-26

公开（公告）号：CN117931121A

主分类号：G06F7/483

分类号：G06F7/483;G06F9/30;G06F9/302

优先权：["20180927 US 16/144,964"]

专利状态码：在审-实质审查的生效

法律状态：2024.05.14#实质审查的生效;2024.04.26#公开

摘要：本申请公开了用于使用操作的混合精度分解的较高精度计算的计算机处理器。本文中详述的实施例关于浮点值的算术操作。示例性处理器包括解码电路，该解码电路用于对指令解码，其中该指令指定多个操作数的位置，这些操作数的值按照浮点格式。示例性处理器进一步包括执行电路，该执行电路用于执行经解码的指令，其中执行包括：转换每个操作数的值，每个值被转换为多个较低精度的值，其中为每个操作数存储指数；在从多个操作数的值转换而来的较低精度的值之间执行算术操作；以及通过将来自算术操作的所得到的值转换为浮点格式来生成浮点值，并存储浮点值。

主权项：1.一种处理器，包括：多个核，用于执行指令；其中，所述多个核中的每个核包括：用于存储所述指令的第一级L1指令高速缓存以及用于存储对应数据的L1数据高速缓存；多个向量寄存器，用于存储多个紧缩数据元素，所述多个紧缩数据元素包括单精度浮点数据元素和降低精度的浮点数据元素，所述降低精度的浮点数据元素具有比所述单精度浮点数据元素更少的尾数位以及与单精度浮点格式数据元素相同数量的指数位；以及执行电路，用于执行指令，以利用所述降低精度的浮点数据元素的第一对和所述降低精度的浮点数据元素的对应的第二对来生成点积，所述执行电路用于：生成与所述降低精度的浮点数据元素的所述第一对和所述第二对对应的多个单精度浮点乘积；以及累加所述多个单精度浮点乘积，以生成单精度浮点结果数据元素。

全文数据：

权利要求：

百度查询： 英特尔公司 用于使用操作的混合精度分解的较高精度计算的计算机处理器

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD