申请/专利权人:爱思开海力士有限公司
申请日:2023-08-11
公开(公告)日:2024-04-30
公开(公告)号:CN117949696A
主分类号:G01R1/04
分类号:G01R1/04;G01R1/02;G01R31/00;G01R31/28;G01R31/26
优先权:["20221027 KR 10-2022-0140121"]
专利状态码:在审-实质审查的生效
法律状态:2024.05.17#实质审查的生效;2024.04.30#公开
摘要:公开了一种接口设备,包括:第一并串转换电路,适用于在测试模式下以并行到串行的方式来转换反相并行数据以生成第一输出数据;第二并串转换电路,适用于在测试模式下以并行到串行的方式来转换非反相并行数据以生成第二输出数据;第三并串转换电路,适用于在测试模式下以并行到串行的方式来转换非反相并行数据以生成第三输出数据;第四并串转换电路,适用于在测试模式下以并行到串行的方式转换反相并行数据以生成第四输出数据;第一驱动器电路,适用于在测试模式下接收第一输出数据和第二输出数据;以及第二驱动器电路,适用于在测试模式下接收第三输出数据和第四输出数据。
主权项:1.一种接口设备,包括:第一并串转换电路,适用于在测试模式下以并行到串行的方式来转换反相并行数据以生成第一输出数据;第二并串转换电路,适用于在所述测试模式下以所述并行到串行的方式来转换非反相并行数据以生成第二输出数据;第三并串转换电路,适用于在所述测试模式下以所述并行到串行的方式来转换所述非反相并行数据以生成第三输出数据;第四并串转换电路,适用于在所述测试模式下以所述并行到串行的方式来转换所述反相并行数据以生成第四输出数据;第一驱动器电路,适用于在所述测试模式下接收所述第一输出数据和所述第二输出数据;以及第二驱动器电路,适用于在所述测试模式下接收所述第三输出数据和所述第四输出数据。
全文数据:
权利要求:
百度查询: 爱思开海力士有限公司 支持测试操作的接口设备
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。