申请/专利权人:山东浪潮科学研究院有限公司
申请日:2024-01-19
公开(公告)日:2024-04-30
公开(公告)号:CN117951055A
主分类号:G06F13/36
分类号:G06F13/36;G06F13/40
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.05.17#实质审查的生效;2024.04.30#公开
摘要:本发明涉及芯片设计技术领域,具体为一种RISC‑V架构的简易总线系统,系统由主设备模块、从设备模块以及逻辑仲裁模块组成;主设备模块包括主设备1、主设备2、主设备3;从设备模块包括从设备1、从设备2、从设备3;逻辑仲裁模块主要包括主机仲裁和从机仲裁;有益效果为:本发明提出的RISC‑V架构的简易总线系统,通过2个时钟周期可完成一次总线访问,通过一个时钟周期可完成不同主设备切换,也支持多主多从设备连接。该总线接口简单,代码量少方便移植,又能满足总线传输的基本要求,应用场景比较广泛,能满足不同的客户需要。
主权项:1.一种RISC-V架构的简易总线系统,其特征在于:所述系统由主设备模块、从设备模块以及逻辑仲裁模块组成;主设备模块包括主设备1、主设备2、主设备3;从设备模块包括从设备1、从设备2、从设备3;逻辑仲裁模块主要包括主机仲裁和从机仲裁。
全文数据:
权利要求:
百度查询: 山东浪潮科学研究院有限公司 一种RISC-V架构的简易总线系统
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。