申请/专利权人：瀚宇彩晶股份有限公司

申请日：2020-01-22

公开（公告）日：2024-04-30

公开（公告）号：CN113160732B

主分类号：G09G3/20

分类号：G09G3/20;G11C19/28

优先权：

专利状态码：有效-授权

法律状态：2024.04.30#授权;2021.08.10#实质审查的生效;2021.07.23#公开

摘要：本发明公开了一种栅极驱动电路。栅极驱动电路中的移位寄存器包括预充电单元、上拉单元以及下拉单元。预充电单元接收第一输入信号并控制第一节点的电势。上拉单元接收第一时钟信号并由第二节点输出扫描信号。下拉单元包括第二晶体管以及第三晶体管。第二晶体管的栅极接收第二时钟信号，第二晶体管的第一端接收参考电势，且第二晶体管的第二端耦接至第一节点。第三晶体管的栅极接收第二时钟信号，第三晶体管的第一端接收参考电势，且第三晶体管的第二端耦接至第二节点。在空白期间内，第一时钟信号和第二时钟信号具有高电势。

主权项：1.一种栅极驱动电路，用以驱动一显示面板，其特征在于，所述栅极驱动电路在一帧数期间内具有一扫描期间与一空白期间，且所述栅极驱动电路包括：复数级移位寄存器，在所述扫描期间依序输出多个扫描信号至所述显示面板，其中第i级移位寄存器包括：一预充电单元，用以接收一第一输入信号，且依据所述第一输入信号控制一第一节点的电势，其中所述预充电单元包括一第一晶体管，所述第一晶体管的一第一端接收所述第一输入信号，所述第一晶体管的一栅极耦接至所述第一晶体管的所述第一端，且所述第一晶体管的一第二端耦接至所述第一节点；一上拉单元，所述上拉单元和所述预充电单元耦接在所述第一节点，所述上拉单元接收一第一时钟信号，并依据所述第一节点的电势和所述第一时钟信号由一第二节点输出一第i级扫描信号，其中i是大于或等于1的一个正整数，所述上拉单元包括：一第四晶体管，所述第四晶体管的一栅极耦接至所述第一节点，所述第四晶体管的一第一端接收所述第一时钟信号，且所述第四晶体管的一第二端耦接至所述第二节点；以及一第一电容，所述第一电容的一第一端耦接至所述第一节点，且所述第一电容的一第二端耦接至所述第二节点；以及一下拉单元，包括：一第二晶体管，所述第二晶体管的一栅极接收一第二时钟信号，所述第二晶体管的一第一端接收一参考电势，且所述第二晶体管的一第二端耦接至所述第一节点；一第三晶体管，所述第三晶体管的一栅极接收所述第二时钟信号，所述第三晶体管的一第一端接收所述参考电势，且所述第三晶体管的一第二端耦接至所述第二节点；一第二电容，所述第二电容的一第一端接收所述第一时钟信号；一第五晶体管，所述第五晶体管的一栅极耦接至所述第一节点，所述第五晶体管的一第一端接收所述参考电势，且所述第五晶体管的一第二端耦接至所述第二电容的一第二端；一第六晶体管，所述第六晶体管的一栅极耦接至所述第二电容的所述第二端，所述第六晶体管的一第一端接收所述参考电势，且所述第六晶体管的一第二端耦接至所述第一节点；以及一第七晶体管，所述第七晶体管的一栅极耦接至所述第二电容的所述第二端，所述第七晶体管的一第一端接收所述参考电势，且所述第七晶体管的一第二端耦接至所述第二节点，其中在所述空白期间内，所述第一时钟信号和所述第二时钟信号具有一第一电势，且所述第一电势高于所述参考电势，其中所述第二电容大于或等于所述第四晶体管中所述栅极和所述第一端之间的一第三电容。

全文数据：

权利要求：

百度查询： 瀚宇彩晶股份有限公司 栅极驱动电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD