申请/专利权人：上海华力集成电路制造有限公司

申请日：2024-01-31

公开（公告）日：2024-05-03

公开（公告）号：CN117976530A

主分类号：H01L21/28

分类号：H01L21/28;H01L21/3105;H01L21/762

优先权：

专利状态码：在审-实质审查的生效

法律状态：2024.05.21#实质审查的生效;2024.05.03#公开

摘要：本发明提供一种改善高深宽比浅沟槽隔离研磨缺陷的方法，提供衬底，在衬底上形成叠层，叠层自下而上依次堆叠的栅氧化层、浮栅多晶硅层和硬掩膜层组成；图形化硬掩膜层以定义出浅沟槽隔离的形成区域，之后利用刻蚀在衬底上形成贯通叠层的沟槽；形成填充沟槽、且覆盖硬掩膜层的浅沟槽隔离材料层；研磨浅沟槽隔离材料层，使得目标厚度的浅沟槽隔离材料层保留在硬掩膜层上方；利用湿法刻蚀去除浮栅多晶硅层上方的浅沟槽隔离材料层和硬掩膜层。本发明可以避免浮栅多晶硅层在研磨过程中由于机械损伤而产生缺陷。

主权项：1.一种改善高深宽比浅沟槽隔离研磨缺陷的方法，其特征在于，至少包括：步骤一、提供衬底，在所述衬底上形成叠层，所述叠层自下而上依次堆叠的栅氧化层、浮栅多晶硅层和硬掩膜层组成；步骤二、图形化所述硬掩膜层以定义出浅沟槽隔离的形成区域，之后利用刻蚀在所述衬底上形成贯通所述叠层的沟槽；步骤三、形成填充所述沟槽、且覆盖所述硬掩膜层的浅沟槽隔离材料层；步骤四、研磨所述浅沟槽隔离材料层，使得目标厚度的所述浅沟槽隔离材料层保留在所述硬掩膜层上方；步骤五、利用湿法刻蚀去除所述浮栅多晶硅层上方的所述浅沟槽隔离材料层和所述硬掩膜层。

全文数据：

权利要求：

百度查询： 上海华力集成电路制造有限公司 改善高深宽比浅沟槽隔离研磨缺陷的方法

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD