申请/专利权人:中国电子科技集团公司第五十八研究所
申请日:2024-01-25
公开(公告)日:2024-05-03
公开(公告)号:CN117976657A
主分类号:H01L23/544
分类号:H01L23/544;H01L21/66
优先权:
专利状态码:在审-实质审查的生效
法律状态:2024.05.21#实质审查的生效;2024.05.03#公开
摘要:本发明涉及半导体器件技术领域,特别涉及一种与时间相关的介质击穿效应测试结构及测试方法。包括由上至下布设的四层MOS电容结构,依次为上极金属测试焊盘、绝缘介质层、硅衬底和下极金属测试焊盘;其中,所述硅衬底的顶部设有阱,所述阱内左右间隔设有两个有源区;所述绝缘介质层内设有栅电极,所述栅电极通过接触孔引出并与上极金属测试焊盘互连。本发明具有成本低、周期短的特点,适用于工艺线运行过程中的突发性快速评价需求以及新工艺摸底等特定场景。
主权项:1.一种与时间相关的介质击穿效应测试结构,其特征在于,包括由上至下布设的四层MOS电容结构,依次为上极金属测试焊盘、绝缘介质层、硅衬底和下极金属测试焊盘;其中,所述硅衬底的顶部设有阱,所述阱内左右间隔设有两个有源区;所述绝缘介质层内设有栅电极,所述栅电极通过接触孔引出并与上极金属测试焊盘互连。
全文数据:
权利要求:
百度查询: 中国电子科技集团公司第五十八研究所 一种与时间相关的介质击穿效应测试结构及测试方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。