申请/专利权人:杭州芯迈半导体技术有限公司
申请日:2021-09-18
公开(公告)日:2024-05-03
公开(公告)号:CN113782445B
主分类号:H01L21/336
分类号:H01L21/336;H01L29/06;H01L29/78
优先权:
专利状态码:有效-授权
法律状态:2024.05.03#授权;2021.12.28#实质审查的生效;2021.12.10#公开
摘要:本申请公开了一种超结器件及其制造方法。该超结器件的制造方法,包括:在半导体衬底上形成外延层;在外延层中形成多个第一半导体柱;在外延层上形成牺牲叠层;以牺牲叠层作为第一硬掩模,在外延层中形成体区,体区具有与第一硬掩模对齐的第一边缘;在牺牲叠层的侧壁形成侧墙;以牺牲叠层和侧墙作为第二硬掩模,在体区中形成源区,源区具有与第二硬掩模对齐的第一边缘;去除牺牲叠层;以及在外延层上形成栅叠层,栅叠层横跨体区的第一边缘和源区的第一边缘,使得超结器件的沟道长度对应于牺牲叠层的侧墙厚度。该制造方法采用牺牲叠层的侧墙控制沟道长度以提高超结器件的一致性和可靠性。
主权项:1.一种超结器件的制造方法,包括:在半导体衬底上形成外延层;在所述外延层中形成多个第一半导体柱;在所述外延层上形成牺牲叠层作为第一硬掩模,所述牺牲叠层包括位于所述外延层上的牺牲电介质以及位于所述牺牲电介质上的牺牲导体;在所述外延层上形成第一抗蚀剂掩模,经由所述第一硬掩模和所述第一抗蚀剂掩模之间的开口进行离子注入,在所述外延层中形成体区,所述体区具有与所述第一硬掩模对齐的第一边缘以及与所述第一抗蚀剂掩模对齐的第二边缘,并且与所述多个第一半导体柱中的至少一个半导体柱的上部重叠;在所述牺牲叠层的侧壁形成侧墙;以所述牺牲叠层和所述侧墙作为第二硬掩模,在所述体区中形成源区,所述源区具有与所述第二硬掩模对齐的第一边缘;去除所述牺牲叠层;以及在所述外延层上形成栅叠层,其中,所述栅叠层横跨所述体区的第一边缘和所述源区的第一边缘,使得所述超结器件的沟道长度对应于所述牺牲叠层的侧墙厚度。
全文数据:
权利要求:
百度查询: 杭州芯迈半导体技术有限公司 超结器件及其制造方法
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。