申请/专利权人：北京数采精仪科技有限公司

申请日：2018-10-15

公开（公告）日：2024-05-03

公开（公告）号：CN109239423B

主分类号：G01R1/28

分类号：G01R1/28

优先权：

专利状态码：有效-授权

法律状态：2024.05.03#授权;2019.02.19#实质审查的生效;2019.01.18#公开

摘要：本发明实施例公开了一种基于FPGA的任意波形电流信号源。该电流信号源包括控制装置、FPGA、存储器、缓冲器、DAC电路和模拟通道电路，所述控制装置与所述FPGA控制信号连接，所述FPGA与所述存储器、缓冲器、DAC电路和模拟通道电路控制信号连接，所述FPGA与所述缓冲器数据信号连接，所述缓冲器与所述存储器和所述DAC电路数据信号连接，所述存储器与所述DAC电路数据信号连接，所述DAC电路与所述模拟通道电路模拟信号连接；所述DAC电路用于将波形数字信号转化为模拟电流信号；所述模拟通道电路用于将所述DAC电路输出的模拟电流信号的幅度放大至用户指定幅度，并滤波。该电流信号源可实现任意波形的电流信号，而且波形可以随时切换。

主权项：1.一种基于FPGA的任意波形电流信号源，其特征在于，所述电流信号源包括控制装置、FPGA、存储器、缓冲器、DAC电路和模拟通道电路，所述控制装置与所述FPGA控制信号连接，所述FPGA与所述存储器、缓冲器、DAC电路和模拟通道电路控制信号连接，所述FPGA与所述缓冲器数据信号连接，所述缓冲器与所述存储器和所述DAC电路数据信号连接，所述存储器与所述DAC电路数据信号连接，所述DAC电路与所述模拟通道电路模拟信号连接；其中，所述控制装置用于获得控制命令并将控制命令传达给FPGA；所述FPGA用于执行所述控制命令，当执行的控制命令为产生周期信号时，所述FPGA将周期信号中一个周期的波形数据存储在所述存储器中，并根据周期信号的频率和波形控制所述DAC电路，同时根据用户指定的幅度控制所述模拟通道电路；当执行的控制命令为产生非周期信号时，所述FPGA控制所述DAC电路直接执行控制命令；所述缓冲器用于将所述波形数据存储在所述存储器中；所述DAC电路用于将波形数据转化为模拟电流信号；所述模拟通道电路用于将所述DAC电路输出的模拟电流信号的幅度放大至用户指定幅度；所述模拟通道电路包括电流转电压电路、可控增益放大器和电压转电流电路，所述电流转电压电路的输入端与所述DAC电路的输出端连接，所述电流转电压电路的输出端依次连接可控增益放大器和电压转电流电路；其中：所述电流转电压电路用于将所述DAC电路输出的模拟电流信号转化为电压信号；所述可控增益放大器用于将所述电流转电压电路获得的电压信号按照用户指定的放大倍数放大；所述电压转电流电路用于将放大后的电压信号转化为电流信号；所述模拟通道电路还包括第一选择开关、固定增益放大器和第二选择开关，所述第一选择开关的输入端与所述电流转电压电路的输出端连接，所述第一选择开关的第一输出端和第二输出端分别连接所述固定增益放大器和所述第二选择开关的第二输入端，所述第一选择开关的控制端与所述FPGA的输出端控制信号连接；所述固定增益放大器的输出端与所述第二选择开关的第一输入端连接，所述固定增益放大器用于按照固定放大倍数放大所述电流转电压电路获得的电压信号；所述第二选择开关的输出端与所述电压转电流电路的输入端连接，所述第二选择开关的控制端与所述FPGA的输出端控制信号连接；所述模拟通道电路还包括滤波器，所述滤波器的输入端和输出端分别连接所述可控增益放大器的输出端和所述电压转电流电路的输入端，所述滤波器用于滤除电压信号中的毛刺和噪声。

全文数据：一种基于FPGA的任意波形电流信号源技术领域本发明涉及电子测量技术领域，具体涉及一种基于现场可编程门阵列Field-ProgramableGateArray，简称FPGA的任意波形电流信号源。背景技术在航空航天、通讯、自动化控制、电子精密仪器以及基础物理等前沿科研领域，常需要采用已知信号作为激励源。已有的最常见的信号源是任意波形发生器和恒流源。其中，任意波形发生器除了可以产生常见的标准波形信号之外，还可以根据用户需要产生各种函数波形信号以及产生用户自定义的任意波形信号。现有的任意波形发生器是以电压的形式输出信号，即在相同设置下，仪器接不同的负载时，电流不同而电压不变。然而，在实际应用中，往往需要电流型信号源，即要求信号源的输出的电流波形在测量过程中保持不变，如可调谐激光器。目前的任意波形发生器无法满足电流输出的要求。虽然恒流源能够满足电流输出的要求，但恒流源只能输出恒定的电流或者在几个不同恒流之间切换，无法实现任意波形的功能。因此，市场上迫切需要一种既能产生任意波形，又可实现电流输出的信号源。发明内容本发明实施例的目的在于提供一种基于FPGA的任意波形电流信号源，用以解决现有信号源无法输出任意波形的电流信号的问题。为实现上述目的，本发明实施例提供一种基于FPGA的任意波形电流信号源，所述电流信号源包括控制装置、FPGA、存储器、缓冲器、DAC电路和模拟通道电路，所述控制装置与所述FPGA控制信号连接，所述FPGA与所述存储器、缓冲器、DAC电路和模拟通道电路控制信号连接，所述FPGA与所述缓冲器数据信号连接，所述缓冲器与所述存储器和所述DAC电路数据信号连接，所述存储器与所述DAC电路数据信号连接，所述DAC电路与所述模拟通道电路连接；其中，所述控制装置用于获得用户输入指令，将其转化为控制命令传达给FPGA；所述FPGA用于执行所述控制命令，当执行的控制命令为产生周期信号时，所述FPGA将周期信号中一个周期的波形数据存储在所述存储器中，并根据周期信号的频率和波形控制所述DAC电路，同时根据用户指定的幅度控制所述模拟通道电路；当执行的控制命令为产生非周期信号时，所述FPGA控制所述DAC电路直接执行控制命令；所述缓冲器用于将所述波形数据存储在所述存储器中；所述DAC电路用于将波形数据转化为模拟电流信号；所述模拟通道电路用于将所述DAC电路输出的模拟电流信号的幅度放大至用户指定幅度。其中，所述控制装置包括输入单元和ARM处理器，所述输入单元与所述ARM处理器控制信号连接；其中，所述输入单元用于输入用户指令；所述ARM处理器用于将所述用户指令转化为控制命令，并传达给FPGA。其中，所述输入单元为人机界面和或上位机。其中，所述FPGA根据周期信号的频率和波形执行直接数字频率合成算法，并以频率控制字对所述存储器循环查表读数，以输出到所述DAC电路和模拟通道电路。其中，所述模拟通道电路包括电流转电压电路、可控增益放大器和电压转电流电路，所述电流转电压电路的输入端与所述DAC电路的输出端连接，所述电流转电压电路的输出端依次连接可控增益放大器和电压转电流电路；其中，所述电流转电压电路用于将所述DAC电路输出的模拟电流信号转化为电压信号；所述可控增益放大器用于将所述电流转电压电路获得的电压信号按照用户指定的放大倍数放大；所述电压转电流电路用于将放大后的电压信号转化为电流信号。优选地，所述模拟通道电路还包括第一选择开关、固定增益放大器和第二选择开关，所述第一选择开关的输入端与所述电流转电压电路的输出端连接，所述第一选择开关的第一输出端和第二输出端分别连接所述固定增益放大器和所述第二选择开关的第二输入端；所述固定增益放大器的输出端与所述第二选择开关的第一输入端连接，所述固定增益放大器用于按照固定放大倍数放大所述电流转电压电路获得的电压信号；所述第二选择开关的输出端与所述电压转电流电路的输入端连接，所述第一选择开关的控制端和所述第二选择开关的控制端与所述FPGA控制信号连接。优选地，所述模拟通道电路还包括滤波器，所述滤波器的输入端和输出端分别连接所述可控增益放大器的输出端和所述电压转电流电路的输入端，所述滤波电路用于滤除电压信号中的毛刺和噪声。其中，所述电压转电流电路包括运算放大器A1和运算放大器A2，所述运算放大器A1的反相输入端N1与地之间串接电阻R1，所述运算放大器A1的反相输入端N1与输出端U01之间串接电阻R2，所述运算放大器A1的正相输入端P1与电压输入端U1之间串接电阻R3，所述运算放大器A1的输出端U01与电压转电流电路的电流输出端I0之间串接电阻R0；所述运算放大器A2的反相输入端N2与所述运算放大器A1的正相输入端P2之间串接电阻R4，所述运算放大器A2的正相输入端P2与电压转电流电路的电流输出端I0电连接，所述运算放大器A2的输出端U02与所述运算放大器A2的反相输入端N2电连接。其中，所述电压转电流电路包括运算放大器OP1和三极管Q1，所述运算放大器OP1的正相输入端与电压输入端Vi之间串接电阻R2，所述运算放大器OP1的反相输入端与所述的三极管Q1的发射极之间串接电阻R5，所述运算放大器OP1的输出端与所述三极管Q1的基极串接电阻R3，在所述的三极管Q1的发射极与电流输出端之间串接电阻R7，电流输出端与所述运算放大器OP1的正相输入端之间串接电阻R6，所述的三极管Q1的集电极电连接直流电压源。优选地，所述电压转电流电路还包括电阻R1、电阻R4、电容C1和二极管D1，所述电阻R1串接在电压输入端Vi与地之间，电阻R4串接在所述运算放大器OP1的反相输入端与地之间，电容C1串接在电压输入端Vi与地之间，二极管D1的正极电连接所述三极管Q1的基极，二极管D1的负极接地。本发明实施例具有如下优点：本发明实施例提供的基于FPGA的任意波形电流信号源通过控制装置根据用户指令获得控制命令，利用FPGA执行控制命令，并控制DAC电路和模拟通道电路，DAC电路将数据转换为模拟电流信号，DAC电路根据FPGA的控制随时切换输出波形，模拟通道电路将DAC电路输出的模拟电流信号的幅度放大至用户指定幅度，使得电流信号幅度能够灵活设定，从而获得任意波形的电流信号。另外，FPGA的内部编程可以实现精细的频率分辨率，从而提高电流信号源的频率分辨率。固定增益放大器和可控增益放大器相结合的放大方式即保证了信号源输出较大的幅度动态范围，又可提高了。作为本发明的一个优选实施例，电流信号源通过固定增益放大器和可控增益放大器的组合，可以提高电流信号的幅度的动态范围和分辨率。附图说明图1为本发明实施例1提供的基于FPGA的任意波形电流信号源的原理图图中实心箭头表示控制信号传输方向，空心箭头表示波形信号传输方向。图2本发明实施例1提供的基于FPGA的任意波形电流信号源中电压转电流电路的结构图。图3本发明实施例1提供的基于FPGA的任意波形电流信号源的控制流程图。图4本发明实施例2提供的基于FPGA的任意波形电流信号源中另一种电压转电流电路的结构图。图中：1-控制装置，11-输入单元，12-ARM处理器，2-FPGA，3-存储器，4-缓冲器，5-DAC电路，6-模拟通道电路，61-电流转电压电路，62-可控增益放大器，63-电压转电流电路，64-第一选择开关，65-固定增益放大器，66-第二选择开关，67-滤波器。具体实施方式以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、右”、“中间”等用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。实施例1本实施例提供一种基于FPGA的任意波形电流信号源。如图1所示，电流信号源包括控制装置1、FPGA2、存储器3、缓冲器4、DAC电路5和模拟通道电路6。控制装置1与FPGA2控制信号连接，FPGA2与存储器3、缓冲器4、DAC电路5和模拟通道电路6控制信号连接，FPGA2与缓冲器4数据信号连接，缓冲器4与存储器3和DAC电路5数据信号连接，存储器3与DAC电路5数据信号连接，DAC电路5与模拟通道电路6连接。其中，控制装置1用于获得控制命令。控制装置1包括输入单元11和ARM处理器12，所述输入单元11与所述ARM处理器12控制信号连接。其中，输入单元11用于输入用户指令；ARM处理器12用于将用户指令转化为控制命令，然后发送给FPGA2。ARM处理器12不仅将用户输入的波形写入FPGA2中，还将用户所需的频率和幅度以频率控制字和幅度控制字的形式写入FPGA2中。在本实施例中，输入单元11采用但不限于人机界面或上位机。输入单元11既可以采用人机界面和上位机中的一种，也可以同时采用人机界面和上位机。人机界面可以是触摸屏或按键。用户可以通过人机界面输入所需的波形，用户也可以通过上位机编辑波形，然后通过USB接口发给ARM处理器12。FPGA2接收ARM处理器12的控制命令，对存储器3、缓冲器4、DAC电路5和模拟通道电路6进行控制，以执行控制命令。当FPGA2执行控制命令为周期信号时，FPGA2将周期信号中一个周期数据以查找表的形式存储在存储器3中，并根据周期信号的频率和波形控制DAC电路5，即根据周期信号的频率和波形进行直接数字频率合成算法DDS-DirectDigitalFrequencySynthesis，以相应的步进查表读数，控制DAC电路5将波形数据转化为模拟电流信号。同时，FPGA2根据用户指定的幅度控制模拟通道电路6，使模拟电流信号的幅度达到用户指定的幅度。当FPGA2执行的控制命令为非周期信号时，FPGA2控制DAC电路5直接执行控制命令，即FPGA2控制DAC电路5直接将当前的波形数据转化为电流信号输出。需要说明的是，本实施例中采用的直接数字合成算法属于本领域的公知常识，在此不做详细赘述。存储器3采用但不限于采用型号为IS61LV12816L的RAM存储器，其具有128K，16位的存储空间。缓冲器4用于将周期数据存储在存储器3中，即缓冲器4仅是用于存储周期数据的桥梁，将数字信号输入存储器。当FPGA向存储器3中存储数据时，缓冲器4打开，建立FPGA2和存储器3的桥梁，使数字信号能够输入存储器3中。当FPGA2将存储器3中的数据读给DAC电路时，缓冲器4关闭，使存储器3中的数据直接传输至DAC电路4，以避免存储器3中的数据影响FPGA的输入输出端口。当FPGA2执行的控制命令为非周期信号时，缓冲器4打开，FPGA2控制将数据直接传送至DAC电路。DAC电路5用于将数字形式的波形信号转化为模拟电流信号，即当FPGA2执行的控制命令为周期信号时，DAC电路5将周期数据转化为周期的模拟电流信号；当FPGA2执行的控制命令为非周期信号时，DAC电路5将当前数据波形信号转化为模拟电流信号。模拟通道电路6用于将DAC电路5输出的模拟电流信号的幅度放大至用户指定幅度。模拟通道电路6包括电流转电压电路61、可控增益放大器62和电压转电流电路63，电流转电压电路61的输入端与DAC电路5的输出端连接，电流转电压电路61的输出端依次连接可控增益放大器62和电压转电流电路63；其中，电流转电压电路61用于将DAC电路5输出的模拟电流信号转化为电压信号。可控增益放大器62用于将电流转电压电路61获得的电压信号按照用户指定的放大倍数放大。可控增益放大器62的放大倍数可根据客户的幅度要求计算得到，电压转电流电路63用于将放大后的电压信号转化为电流信号。作为本实施例的一个优选实施例，模拟通道电路6还包括第一选择开关64、固定增益放大器65和第二选择开关66，第一选择开关64的输入端与电流转电压电路61的输出端连接，第一选择开关64的第一输出端和第二输出端分别连接固定增益放大器65和第二选择开关66的第二输入端，；固定增益放大器65的输出端与第二选择开关66的第一输入端连接，固定增益放大器65用于按照固定放大倍数放大电流转电压电路61获得的电压信号；第二选择开关66的输出端与可控增益放大器62连接，第一选择开关64的控制端和第二选择开关66的控制端与FPGA2的输出端连接。当客户的波形幅度较大时，第一选择开关64的第一输出端与固定增益放大器65连接，第一选择开关64的第二输出端与第二选择开关66的第二输入端断开，同时固定增益放大器65与第二选择开关66的第一输入端连接。当客户的波形幅度较小时，第一选择开关64的第一输出端与固定增益放大器65断开，第一选择开关64的第二输出端直接与第二选择开关66的第二输入端连接。作为本实施例的另一优选实施例，模拟通道电路6还包括滤波器67，滤波器67的输入端和输出端分别连接可控增益放大器62的输出端和电压转电流电路63的输入端，滤波电路6用于滤除电压信号中的毛刺和噪声。如图2所示，在本实施例中，电压转电流电路包括运算放大器A1和运算放大器A2，运算放大器A1的反相输入端N1与地之间串接电阻R1，运算放大器A1的反相输入端N1与输出端U01之间串接电阻R2，运算放大器A1的正相输入端P1与电压输入端U1之间串接电阻R3，运算放大器A1的输出端U01与电压转电流电路的电流输出端I0之间串接电阻R0。运算放大器A2的反相输入端N2与运算放大器A1的正相输入端P2之间串接电阻R4，运算放大器A2的正相输入端P2与电压转电流电路的电流输出端I0电连接，运算放大器A2的输出端U02与运算放大器A2的反相输入端N2电连接。电压转电流电路63还包括电阻R1、电阻R4、电容C1和二极管D1，电阻R1串接在电压输入端Vi与地之间，电阻R4串接在运算放大器OP1的反相输入端与地之间，电容C1串接在电压输入端Vi与地之间，二极管D1的正极电连接三极管Q1的基极，二极管D1的负极接地。如图3所示，本实施例提供的基于FPGA的任意波形电流信号源的工作流程包括：步骤S1，用户输入指令。用户可以通过人机界面输入指令，也可以通过上位机输入指令，并通过USB接口传输至ARM处理器。用户通过人机界面或上位机输入波形的幅度和频率。步骤S2，ARM处理器进行译码。ARM处理器对用户输入的指令进行译码。步骤S3，判断指令是否为周期信号，若是，则执行步骤S4；若否，则执行步骤S91。步骤S4，计算波形数据。ARM处理器计算出周期信号中一个周期的波形数据。步骤S51，将周期数据存储在存储器。ARM处理器获得周期信号中一个周期数据后，FPGA控制缓冲器将周期数据存储在存储器内。步骤S61，根据波形频率计算频率控制字。ARM处理器根据用户输入的波形的频率计算频率控制字。步骤S71，FPGA对频率控制字进行循环累加。FPGA对频率控制字进行循环累加，以便控制存储器。步骤S81，对存储器进行循环寻址读数。FPGA控制存储器进行循环寻址读数，即读取存储在存储器中的波形数据。步骤S91，控制DAC电路将数据转化为模拟电流信号。FPGA控制DAC电路将波形数据转化为模拟电流信号。另外，在步骤S5之后，还包括：步骤S62，判断波形的幅度是否较大，若是，则执行步骤S72；若否，则执行步骤S82；处理器根据用户设定的信号幅度，译码成幅度控制字传达给FPGA。FPGA根据幅度控制字判断存储幅度是否较大，判断的标准可以根据预设在FPGA中的预设值为基准，超过预设值即认为波形的幅度较大，选择高增益通道，否则较小，选择低增益通道。步骤S72，选择高增益通道。FPGA控制模拟通道电路选择固定增益放大器，即第一选择开关的第一输出端与固定增益放大器连接，第一选择开关的第二输出端与第二选择开关的第二输入端断开，电压信号被按照固定增益放大，然后在可控增益放大器中再次放大。步骤S82，选择低增益通道。FPGA控制模拟通道电路选择可控增益放大器，即第一选择开关的第一输出端与固定增益放大器断开，第一选择开关的第二输出端与第二选择开关的第二输入端连接，电压信号仅由可控增益放大器放大。步骤S92，根据幅度控制字控制可控增益放大器。FPGA根据幅度控制字控制可控增益放大器的放大倍数。实施例2本实施例提供一种基于FPGA的任意波形电流信号源。如图1所示，电流信号源包括控制装置1、FPGA2、存储器3、缓冲器4、DAC电路5和模拟通道电路6。控制装置1与FPGA2控制信号连接，FPGA2与存储器3、缓冲器4、DAC电路5和模拟通道电路6控制信号连接，FPGA2与缓冲器4数据信号连接，缓冲器4与存储器3和DAC电路5数据信号连接，存储器3与DAC电路5数据信号连接，DAC电路5与模拟通道电路6连接。在本实施例中，控制装置1、FPGA2、存储器3、缓冲器4和DAC电路5的结构和功能与实施例1相同，在此不再赘述。模拟通道电路6用于将DAC电路5输出的模拟电流信号的幅度放大至用户指定幅度。模拟通道电路6包括电流转电压电路61、可控增益放大器62和电压转电流电路63，电流转电压电路61的输入端与DAC电路5的输出端连接，电流转电压电路61的输出端依次连接可控增益放大器62和电压转电流电路63。优选地，模拟通道电路6还包括第一选择开关64、固定增益放大器65和第二选择开关66。更优选地，模拟通道电路6还包括滤波器67。其中，电流转电压电路61、可控增益放大器62、第一选择开关64、固定增益放大器65、第二选择开关66和滤波器67与实施例1完全相同，在此不再赘述。不同之处仅在于电压转电流电路，本实施例是利用三极管的射极反馈，达到恒流的目的。具体地：如图4所示，电压转电流电路包括运算放大器OP1和三极管Q1，运算放大器OP1的正相输入端与电压输入端Vi之间串接电阻R2，运算放大器OP1的反相输入端与的三极管Q1的发射极之间串接电阻R5，运算放大器OP1的输出端与三极管Q1的基极串接电阻R3，在的三极管Q1的发射极与电流输出端之间串接电阻R7，电流输出端与运算放大器OP1的正相输入端之间串接电阻R6，的三极管Q1的集电极电连接直流电压源。上述实施例提供的基于FPGA的任意波形电流信号源通过控制装置根据用户指令获得控制命令，利用FPGA执行控制命令，并控制DAC电路和模拟通道电路，DAC电路将数据转换为模拟电流信号，DAC电路根据FPGA的控制命令随时切换输出波形，模拟通道电路将DAC电路输出的模拟电流信号的幅度放大至用户指定幅度，使得电流信号幅度能够灵活设定，从而获得任意波形的电流信号。另外，FPGA的内部编程可以实现精细的电流信号频率分辨率，从而提高电流信号源的频率分辨率。虽然，上文中已经用一般性说明及具体实施例对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。

权利要求：1.一种基于FPGA的任意波形电流信号源，其特征在于，所述电流信号源包括控制装置、FPGA、存储器、缓冲器、DAC电路和模拟通道电路，所述控制装置与所述FPGA控制信号连接，所述FPGA与所述存储器、缓冲器、DAC电路和模拟通道电路控制信号连接，所述FPGA与所述缓冲器数据信号连接，所述缓冲器与所述存储器和所述DAC电路数据信号连接，所述存储器与所述DAC电路数据信号连接，所述DAC电路与所述模拟通道电路模拟信号连接；其中，所述控制装置用于获得控制命令并将控制命令传达给FPGA；所述FPGA用于执行所述控制命令，当执行的控制命令为产生周期信号时，所述FPGA将周期信号中一个周期的波形数据存储在所述存储器中，并根据周期信号的频率和波形控制所述DAC电路，同时根据用户指定的幅度控制所述模拟通道电路；当执行的控制命令为产生非周期信号时，所述FPGA控制所述DAC电路直接执行控制命令；所述缓冲器用于将所述波形数据存储在所述存储器中；所述DAC电路用于将波形数据转化为模拟电流信号；所述模拟通道电路用于将所述DAC电路输出的模拟电流信号的幅度放大至用户指定幅度。2.根据权利要求1所述的基于FPGA的任意波形电流信号源，其特征在于，所述控制装置包括输入单元和ARM处理器，所述输入单元与所述ARM处理器控制信号连接；其中，所述输入单元用于输入用户指令；所述ARM处理器用于将所述用户指令转化为控制命令，并传输至FPGA。3.根据权利要求2所述的基于FPGA的任意波形电流信号源，其特征在于，所述输入单元为人机界面和或上位机。4.根据权利要求1所述的基于FPGA的任意波形电流信号源，其特征在于，所述FPGA根据周期信号的频率和波形执行直接数字频率合成算法，并以频率控制字对所述存储器循环查表读数，以输出到所述DAC电路。5.根据权利要求1所述的基于FPGA的任意波形电流信号源，其特征在于，所述模拟通道电路包括电流转电压电路、可控增益放大器和电压转电流电路，所述电流转电压电路的输入端与所述DAC电路的输出端连接，所述电流转电压电路的输出端依次连接可控增益放大器和电压转电流电路；其中，所述电流转电压电路用于将所述DAC电路输出的模拟电流信号转化为电压信号；所述可控增益放大器用于将所述电流转电压电路获得的电压信号按照用户指定的放大倍数放大；所述电压转电流电路用于将放大后的电压信号转化为电流信号。6.根据权利要求5所述的基于FPGA的任意波形电流信号源，其特征在于，所述模拟通道电路还包括第一选择开关、固定增益放大器和第二选择开关，所述第一选择开关的输入端与所述电流转电压电路的输出端连接，所述第一选择开关的第一输出端和第二输出端分别连接所述固定增益放大器和所述第二选择开关的第二输入端，所述第一选择开关的控制端与所述FPGA的输出端控制信号连接；所述固定增益放大器的输出端与所述第二选择开关的第一输入端连接，所述固定增益放大器用于按照固定放大倍数放大所述电流转电压电路获得的电压信号；所述第二选择开关的输出端与所述电压转电流电路的输入端连接，所述第二选择开关的控制端与所述FPGA的输出端控制信号连接。7.根据权利要求5所述的基于FPGA的任意波形电流信号源，其特征在于，所述模拟通道电路还包括滤波器，所述滤波器的输入端和输出端分别连接所述可控增益放大器的输出端和所述电压转电流电路的输入端，所述滤波电路用于滤除电压信号中的毛刺和噪声。8.根据权利要求5所述的基于FPGA的任意波形电流信号源，其特征在于，所述电压转电流电路包括运算放大器A1和运算放大器A2，所述运算放大器A1的反相输入端N1与地之间串接电阻R1，所述运算放大器A1的反相输入端N1与输出端U01之间串接电阻R2，所述运算放大器A1的正相输入端P1与电压输入端U1之间串接电阻R3，所述运算放大器A1的输出端U01与电压转电流电路的电流输出端I0之间串接电阻R0；所述运算放大器A2的反相输入端N2与所述运算放大器A1的正相输入端P2之间串接电阻R4，所述运算放大器A2的正相输入端P2与电压转电流电路的电流输出端I0电连接，所述运算放大器A2的输出端U02与所述运算放大器A2的反相输入端N2电连接。9.根据权利要求5所述的基于FPGA的任意波形电流信号源，其特征在于，所述电压转电流电路包括运算放大器OP1和三极管Q1，所述运算放大器OP1的正相输入端与电压输入端Vi之间串接电阻R2，所述运算放大器OP1的反相输入端与所述的三极管Q1的发射极之间串接电阻R5，所述运算放大器OP1的输出端与所述三极管Q1的基极串接电阻R3，在所述的三极管Q1的发射极与电流输出端之间串接电阻R7，电流输出端与所述运算放大器OP1的正相输入端之间串接电阻R6，所述的三极管Q1的集电极电连接直流电压源。10.根据权利要求9所述的基于FPGA的任意波形电流信号源，其特征在于，所述电压转电流电路还包括电阻R1、电阻R4、电容C1和二极管D1，所述电阻R1串接在电压输入端Vi与地之间，电阻R4串接在所述运算放大器OP1的反相输入端与地之间，电容C1串接在电压输入端Vi与地之间，二极管D1的正极电连接所述三极管Q1的基极，二极管D1的负极接地。

百度查询： 北京数采精仪科技有限公司 一种基于FPGA的任意波形电流信号源

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD