申请/专利权人:电子科技大学长三角研究院(衢州)
申请日:2024-01-26
公开(公告)日:2024-05-07
公开(公告)号:CN117642061B
主分类号:H10N70/00
分类号:H10N70/00;H10N70/20;H10B63/00;B82Y10/00;B82Y30/00;B82Y40/00
优先权:
专利状态码:有效-授权
法律状态:2024.05.07#授权;2024.03.19#实质审查的生效;2024.03.01#公开
摘要:本发明涉及透明导电氧化物薄膜材料的制备、同质结及阻变存储器的设计,具体为一种基于铂掺杂氧化锡的同质结和阻变存储器。本发明的目的在于解决不同材料的晶格不完全匹配导致的晶格失配、导电性差以及不同材料之间的界面存在的化学反应损害器件的质量和稳定性等问题。主要方案包括在SnO2:Pt薄膜上采用PLD技术沉积一层SnO2:Mg薄膜作形成同质结,并溅射Cu和Ag电极。然后在Si基片上制备ATO薄膜作为底电极,然后在ATO薄膜上制备所述的SnO2基同质结作为阻变层,最后制备顶部Au电极。
主权项:1.一种基于铂掺杂氧化锡的阻变存储器的制备方法,其特征在于,包括以下步骤:首先在Si基片上制备ATO薄膜作为底电极,然后在ATO薄膜上制备SnO2基同质结作为阻变层,最后制备顶部Au电极;在SnO2:Pt薄膜上采用PLD技术沉积一层SnO2:Mg薄膜,形成同质结。
全文数据:
权利要求:
百度查询: 电子科技大学长三角研究院(衢州) 一种基于铂掺杂氧化锡的同质结和阻变存储器
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。