申请/专利权人:瑞萨电子株式会社
申请日:2023-11-03
公开(公告)日:2024-05-17
公开(公告)号:CN118053843A
主分类号:H01L23/525
分类号:H01L23/525;H01L27/088
优先权:["20221117 JP 2022-183959"]
专利状态码:在审-公开
法律状态:2024.05.17#公开
摘要:介电膜IF被设置在半导体衬底SB上,并且多个电熔丝部FU被设置在介电膜IF上。n型第一阱区WL1被设置在半导体衬底SB中以及半导体衬底SB的表面上。第一阱区WL1通过将位于多个电熔丝部FU中的每个电熔丝部FU下方的阱区WLa彼此整体地连接来形成。
主权项:1.一种半导体器件,包括:半导体衬底;介电膜,被设置在所述半导体衬底上;多个电熔丝部,被设置在所述介电膜上;以及第一导电类型的第一阱区,被设置在所述半导体衬底中以及所述半导体衬底的表面上,其中所述第一阱区通过将位于所述多个电熔丝部中的每个电熔丝部下方的阱区彼此整体地连接来构造。
全文数据:
权利要求:
免责声明
1、本报告根据公开、合法渠道获得相关数据和信息,力求客观、公正,但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解,仅供参考使用,不能作为本公司承担任何法律责任的依据或者凭证。