申请/专利权人：北京亚鸿世纪科技发展有限公司

申请日：2020-11-19

公开（公告）日：2024-05-17

公开（公告）号：CN112306554B

主分类号：G06F8/76

分类号：G06F8/76;G06F9/50;G06F9/54

优先权：

专利状态码：有效-授权

法律状态：2024.05.17#授权;2021.02.23#实质审查的生效;2021.02.02#公开

摘要：高性能要求软件从Grantley平台过渡到Purley平台的优化方法及装置涉及信息技术领域。本发明实现的组成模块包括CPU绑核控制器、线程绑核控制器、多线程变量缓存行填充器、网络数据包预取执行器、TCMalloc内存分配器和内存池；实现本发明解决了高性能软件对Purley平台的适配，但又不需要全新重构，只需较小的改动及调整，较快地达到预期的性能，同时又保证了整体成本性价比最高，让产品在市场上有竞争力。

主权项：1.高性能要求软件从Grantley平台过渡到Purley平台的优化方法，其特征在于完成该方法必要的组成模块包括CPU绑核控制器、线程绑核控制器、多线程变量缓存行填充器、网络数据包预取执行器、TCMalloc内存分配器和内存池；实现的步骤包括：1）由CPU绑核控制器将属于同一个物理核的两个逻辑核按照顺序绑定在一起；由于两个逻辑核是同一个物理核虚拟出来的，每个物理核独有一级缓存和二级缓存，可以充分发挥Purley平台二级缓存增大的优势；由CPU绑核控制器将属于同一个socket的物理核依次按序绑定在一起；所有物理核共享三级缓存，这样，尽可能降低Purley平台三级缓存减少的影响，同时避免远程访问另一个socket上的三级缓存，降低了访问延迟，socket是一个物理上的概念，指的是主板上的CPU插槽；2）由线程绑核控制器将收包业务的线程单独绑核，其他业务线程都绑定到未单独绑核的CPU核；收包业务线程单独绑核，避免缓存抖动，间歇性丢包；而其他业务线程都绑定到未单独绑核的CPU核上，既可以充分利用CPU资源，同时不影响原有业务的性能；3）由多线程变量缓存行填充器修改涉及多线程的变量，通过往对象中填充无意义的变量，来保证整个对象独占缓存行，由多线程变量缓存行填充器修改的涉及多线程的变量包括操作网络数据包的变量、操作流信息的变量、操作日志的变量；4）由网络数据包预取执行器用软件预取指令来获取网络数据包；5）使用内存池代替系统内存管理，内存池是在真正使用内存之前，先申请分配一定数量的、大小相等的内存块留作备用；当有新的内存需求时，就从内存池中分出一部分内存块，若内存块不够再继续申请新的内存；6）由TCMalloc内存分配器将tcmalloc库链接到程序中，完成针对内存对象不是固定的大小，无法使用内存池的变量的内存分配。

全文数据：

权利要求：

百度查询： 北京亚鸿世纪科技发展有限公司 高性能要求软件从Grantley平台过渡到Purley平台的优化方法及装置

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD