申请/专利权人：长鑫存储技术有限公司

申请日：2021-05-06

公开（公告）日：2024-05-17

公开（公告）号：CN115312512B

主分类号：H01L27/02

分类号：H01L27/02

优先权：

专利状态码：有效-授权

法律状态：2024.05.17#授权;2022.11.25#实质审查的生效;2022.11.08#公开

摘要：本发明实施例提供一种二极管触发的可控硅器件和集成电路，二极管触发的可控硅器件包括：第一N型掺杂区和第一P型掺杂区构成第一二极管；第二N型掺杂区和第二P型掺杂区构成第二二极管，第一二极管的负极和第二二极管的正极电连接，第三N型掺杂区、第一P型阱和第二N型掺杂区构成寄生NPN型双极晶体管；第一P型阱、栅极、第二N型掺杂区和第三N型掺杂区构成NMOS管；第二N型掺杂区和第三二极管的正极电连接，第三二极管的正极和NPN型双极晶体管的基极电连接，第一P型掺杂区、第三N型掺杂区和PNP型双极晶体管的发射极电连接阳极；NPN型双极晶体管的发射极和NMOS管的栅极电连接阴极。本发明实施例有利于快速开启可控硅器件。

主权项：1.一种二极管触发的可控硅器件，其特征在于，包括：衬底；第一N型阱，所述第一N型阱位于所述衬底内，所述第一N型阱上表面具有间隔设置的第一N型掺杂区和第一P型掺杂区，且所述衬底露出所述第一N型掺杂区的顶面和所述第一P型掺杂区的顶面，所述第一N型掺杂区和所述第一P型掺杂区构成第一二极管；第一P型阱，所述第一P型阱位于所述衬底内，且所述第一P型阱与所述第一N型阱间隔设置；所述第一P型阱上表面具有间隔设置的第二N型掺杂区、第二P型掺杂区和第三N型掺杂区，所述衬底露出所述第二N型掺杂区的顶面、所述第二P型掺杂区的顶面以及所述第三N型掺杂区的顶面，所述第二N型掺杂区和所述第二P型掺杂区构成第二二极管，所述第一二极管的负极和所述第二二极管的正极电连接，所述第三N型掺杂区、所述第一P型阱和所述第二N型掺杂区构成寄生NPN型双极晶体管；栅极，所述栅极位于所述第二N型掺杂区与所述第三N型掺杂区之间的所述第一P型阱的上表面，所述第一P型阱、所述栅极、所述第二N型掺杂区和所述第三N型掺杂区构成NMOS管；所述衬底内还包括：第三二极管、NPN型双极晶体管和PNP型双极晶体管，所述第二N型掺杂区和所述第三二极管的正极电连接，所述第三二极管的正极和所述NPN型双极晶体管的基极电连接，所述NPN型双极晶体管的集电极和所述PNP型双极晶体管的基极电连接，所述NPN型双极晶体管的基极和所述PNP型双极晶体管的集电极电连接；所述第一P型掺杂区、所述第三N型掺杂区和所述PNP型双极晶体管的发射极电连接阳极；所述NPN型双极晶体管的发射极和所述NMOS管的所述栅极电连接阴极。

全文数据：

权利要求：

百度查询： 长鑫存储技术有限公司 二极管触发的可控硅器件和集成电路

免责声明
1、本报告根据公开、合法渠道获得相关数据和信息，力求客观、公正，但并不保证数据的最终完整性和准确性。
2、报告中的分析和结论仅反映本公司于发布本报告当日的职业理解，仅供参考使用，不能作为本公司承担任何法律责任的依据或者凭证。

阅读全文 双屏查看 官方信息 专利公告 收藏专利 下载PDF 下载WORD